[发明专利]具有双层纠错能力的BCH编码器和解码器有效
申请号: | 201210000779.8 | 申请日: | 2012-01-04 |
公开(公告)号: | CN102571106A | 公开(公告)日: | 2012-07-11 |
发明(设计)人: | 朱丽娟;莫海锋 | 申请(专利权)人: | 记忆科技(深圳)有限公司 |
主分类号: | H03M13/15 | 分类号: | H03M13/15 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 黄韧敏 |
地址: | 518000 广东省深圳市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 双层 纠错 能力 bch 编码器 解码器 | ||
1.一种具有双层纠错能力的BCH编码器,包括一编码输入端,用于码字的输入,所述码字由第一码字和第二码字组成,其特征在于,所述编码器还包括:
弱纠错编码单元,包括用于实现弱纠错编码的第一求余电路,以及第一缓存器,所述第一求余电路输出第一码字和第二码字的校验位;
强纠错编码单元,包括用于实现强纠错编码的第二求余电路,该第二求余电路的输入为所述第一码字和第二码字的异或运算结果,其输出为该异或运算结果的强校验位;以及
一除法电路。
2.根据权利要求1所述的BCH编码器,其特征在于,所述编码输入端连接一第二缓存器,所述第二缓存器的输出端可输出所述第一码字。
3.根据权利要求2所述的BCH编码器,其特征在于,所述强纠错编码单元还包括:
第一异或门,其两个输入端分别连接所述第二缓存器的输出端以及编码输入端,分别用于接收所述第一码字和第二码字,所述第一异或门将所述第一码字和第二码字异或运算后将运算结果传送至所述第二求余电路进行运算;
第二异或门,其两个输入端分别连接所述第一缓存器的输出端以及第一求余电路的输出端,分别用于接收所述第一码字的校验位和第二码字的校验位并进行运算,所述第二异或门及第二求余电路将运算结果传送至所述除法电路。
4.根据权利要求3所述的BCH编码器,其特征在于,所述编码器还包括一复用器,所述第一缓存器、第二缓存器及除法电路的输出端均连接于所述复用器。
5.根据权利要求1~4任一项所述的BCH编码器,其特征在于,所述编码器为二进制BCH编码器。
6.一种具有双层纠错能力的BCH解码器,包括一解码输入端,用于输入带信息校验位的码字,所述码字包括第一码字和第二码字,其特征在于,所述解码器还包括:
弱纠错解码单元,包括用于弱纠错解码计算的第三求余电路,以及第三缓存器;
强纠错解码单元,包括用于强纠错解码计算的第四求余电路,以及一乘法电路;
错误信息计算单元,用于计算确定所述解码后的码字的错误位置信息;
纠错单元,用于根据所述错误位置信息进行纠错。
7.根据权利要求6所述的BCH解码器,其特征在于,所述解码输入端连接一第四缓存器,用于输出所述第一码字。
8.根据权利要求7所述的BCH解码器,其特征在于,所述强解码纠错单元还包括:
第三异或门,用于接收所述第一码字和第二码字的校验位,并进行异或运算后将运算结果传送至所述第四求余电路;
第四异或门,用于接收所述第一码字和第二码字,并进行异或运算后将运算结果传送至所述第四求余电路。
9.根据权利要求6所述的BCH解码器,其特征在于,所述错误信息计算单元包括:
伴随式计算子单元,用于计算获取伴随式;
关键方程求解子单元,用于根据所述伴随式确定关键方程,并进行求解;
钱搜索子单元,用于获取关键方程的根,并输出错误信息。
10.根据权利要求6~9任一项所述的BCH解码器,其特征在于,所述解码器为二进制BCH解码器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于记忆科技(深圳)有限公司,未经记忆科技(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210000779.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类