[发明专利]棋盘多GPU配置内的可缩放几何形状处理

权利要求书

1.一种设备，包括：

用于执行三维(3D)图形处理的多个处理器核，每一个处理器核包括用于缓存几何形状设置结果的本地存储；

通信地耦合到所述多个处理器核的共享存储，所述共享存储缓存由每一个处理器核所提供的顶点处理结果；以及

通信地耦合到每一个处理器核的所述本地存储的总线，所述总线用于在所述多个处理器核之间分布几何形状设置结果中的至少某些。

2.如权利要求1所述的设备，其特征在于，每一个处理器核包括用于在所述多个处理器核之间分摊顶点处理工作负荷的批处理逻辑。

3.如权利要求2所述的设备，还包括用于向所述多个处理器核提供对所述顶点处理结果的共享访问的互连。

4.如权利要求1所述的设备，其特征在于，所述本地存储包括先进先出(FIFO)缓冲器。

5.如权利要求4所述的设备，其特征在于，所述FIFO缓冲器包括两组读取指针。

6.如权利要求5所述的设备，其特征在于，一组读取指针将引用只跨越包括所述FIFO缓冲器的所述处理器核的目标像素的对象，并且其中另一组读取指针将引用跨越包括所述FIFO缓冲器的所述处理器核的目标像素和至少一个其他处理器核的目标像素的对象。

7.如权利要求4所述的设备，其特征在于，所述FIFO缓冲器还将缓冲指定在所述多个处理器核之间分摊几何形状设置结果的控制信息。

8.如权利要求7所述的设备，其特征在于，所述控制信息基于棋盘呈现(CBR)方案来指定几何形状设置结果的分摊。

9.如权利要求1所述的设备，还包括用于通过所述总线将非关联化信息发送到其他处理器核的非关联化逻辑。

10.如权利要求1所述的设备，其特征在于，每一个处理器核包括：

栅格化模块；以及

通信地耦合到所述栅格化模块以及所述本地存储的交叉开关多路复用器，其中所述交叉开关多路复用器将通过所述总线，在源自所述本地存储的内部对象和源自其他处理器核的外部对象之间选择。

11.一种计算机实现的方法，包括：

将成批的几何对象分发到包括第一处理器核的多个处理器核；

在每一个处理器核处，对对应的成批的几何对象执行顶点处理和几何形状设置处理，将所述顶点处理的结果存储在可以被所有处理器核访问的共享存储器中，并将所述几何形状设置处理的结果存储在本地存储中；以及

在所述第一处理器核上，使用从所述第一处理器核的本地存储中获取以及从所述其他处理器核中的至少一个的本地存储获取的几何形状设置结果，来执行栅格化。

12.如权利要求11所述的方法，其特征在于，所述几何形状设置结果包括内部对象结果以及外部对象结果，并且其中执行栅格化包括：

使用从所述本地存储中获取的内部对象结果以及使用经由共享总线从所述其他处理器核中的至少一个的本地存储结构获取的外部对象结果，来执行栅格化。

13.如权利要求12所述的方法，还包括：

在所述共享总线上输出外部对象结果；以及

通过所述共享总线，发信号指示批划界。

14.如权利要求12所述的方法，其特征在于，内部对象结果包括横跨与所述第一处理器核相关联的目标像素的几何对象的几何形状设置结果，并且其中外部对象结果包括横跨与至少另一个所述处理器核相关联的目标像素的几何对象的几何形状设置结果。

15.如权利要求11所述的方法，其特征在于，所述本地存储包括先进先出(FIFO)缓冲器。

16.如权利要求15所述的方法，其特征在于，所述FIFO缓冲器包括两组读取指针。

17.如权利要求11所述的方法，其特征在于，还包括：

将控制信息存储在所述本地存储中，所述控制信息指定所述成批的几何对象在所述多个处理器核之间的所述分布。

18.如权利要求17所述的方法，其特征在于，所述成批的几何对象在所述多个处理器核之间的所述分布包括棋盘呈现(CBR)方案。