[发明专利]用于寄存器组的创新结构

权利要求书

1. 一种模块流水线中与多个类似模块连接的处理模块所实现的方法，所述方法包括：

通过经内部寄存器总线的第一段而连接到前一模块的第一接口，接收包括目标寄存器地址的寄存器请求；

比较所述目标寄存器地址和所述处理模块的地址范围；

如果所述目标寄存器地址落在所述处理模块的所述地址范围内，则访问所述处理模块中的匹配寄存器以将数据写入所述匹配寄存器或者从所述匹配寄存器读取数据；以及

如果所述目标寄存器地址落在所述寄存器地址范围外，则将所述寄存器请求通过第二接口输出到经所述内部寄存器总线的第二段而连接到所述处理模块的后一模块。

2. 如权利要求1所述的方法，其中所述寄存器请求包括写入请求并且包括写入数据，以及其中访问所述匹配寄存器包括将所述写入数据锁存到所述匹配寄存器中。

3. 如权利要求2所述的方法，还包括当所述目标寄存器地址落在所述处理模块的所述寄存器地址范围外时，将所述写入数据通过所述第二接口输出到所述后一模块以将所述写入数据沿所述模块流水线向下传递。

4. 如权利要求1所述的方法，其中所述寄存器请求包括读取请求，以及其中访问所述匹配寄存器包括将读取的数据通过所述第一接口从所述匹配寄存器输出到所述前一模块。

5. 如权利要求4所述的方法，还包括通过所述第二接口接收来自所述后一模块的读取的数据，并且将所述读取的数据通过所述第一接口输出到所述前一模块以便将所述读取的数据沿所述模块流水线向上传递。

6. 一种处理电路中的处理模块，连接到多个类似模块，从而形成模块流水线，所述处理模块包括：

第一接口，配置成经内部寄存器总线的第一段连接到前一模块；

第二接口，配置成经所述内部寄存器总线的第二段连接到后一模块；

一个或多个寄存器，用于存储数据，每个寄存器具有在所述处理模块的对应地址范围内相关联的寄存器地址；以及

解码器，配置成：     

          通过所述第一接口接收寄存器请求，所述寄存器请求包括目标寄存器地址；

          比较所述目标寄存器地址和所述处理模块的所述地址范围；

          如果所述目标寄存器地址落在所述寄存器地址范围内，则访问所述处理模块中的匹配寄存器以将数据写入所述匹配寄存器或者从所述匹配寄存器读取数据；以及

          如果所述目标寄存器地址落在所述处理模块的所述地址范围外，则通过所述第二接口将所述寄存器请求输出到所述后一模块。

7. 如权利要求6所述的处理模块，其中所述寄存器请求包括写入请求并且包括写入数据，以及其中所述解码器配置成将所述写入数据锁存到所述匹配寄存器中。

8. 如权利要求7所述的处理模块，其中所述解码器还配置成在所述目标寄存器地址落在所述模块的所述寄存器地址范围外时，将所述写入数据通过所述第二接口输出到所述后一模块以将所述写入数据沿所述模块流水线向下传递。

9. 如权利要求6所述的处理模块，其中所述寄存器请求包括读取请求，以及其中所述解码器配置成通过所述第一接口将读取的数据从所述匹配寄存器输出到所述前一模块。

10. 如权利要求9所述的处理模块，其中所述解码器还配置成通过所述第二接口接收来自所述后一模块的读取的数据并且通过所述第一接口将所述读取的数据输出到所述前一模块以沿所述模块流水线向上传递所述读取的数据。

11. 一种具有多个模块的处理电路所实现的方法，所述多个模块被连接以形成模块流水线，所述方法包括：

按顺序通过经内部寄存器总线而串联连接的所述多个模块来传递包括目标寄存器地址的寄存器请求，所述内部寄存器总线包括连接相邻模块的多个段；

在接收所述寄存器请求的每个模块，比较所述目标寄存器地址和该接收模块的地址范围；

如果所述目标寄存器地址落在该接收模块的所述地址范围内，则访问该接收模块内的匹配寄存器以将数据写入所述匹配寄存器或者从所述匹配寄存器读取数据；以及

如果所述目标寄存器地址落在该接收模块的所述地址范围外，并且如果有后一模块，则通过所述内部寄存器总线将所述寄存器请求传递到所述后一模块。