[发明专利]边缘圆化的场效应晶体管及制造方法

说明书

背景技术

数据存储器件是多种电子器件(诸如计算机、智能手机、数字内容播放器(如，MP3播放器)、游戏机、控制系统等)中的重要部分。许多电子器件包含非挥发固态存储器器件，诸如快闪存储器(flash memory)。一种常见的快闪存储器器件类型是电荷补获(charge trapping，CT)与非(NAND)集成电路(IC)。图1显示例示性CT-与非系快闪存储器IC。快闪存储器IC100包含制造在单块半导体衬底上的CT-与非存储器单元阵列110、控制电路120、列译码器(column decoder)130、行译码器(row decoder)140、输入/输出(I/0)缓冲器150等。根据多种由快闪存储器IC100内部及/或从快闪存储器IC100输出所接收的控制信号180，在存储器单元阵列110中的地址170、175操作控制电路120、列译码器130、行译码器140、I/O缓冲器150等以读及写数据160。快闪存储器IC100的电路是本技术领域中现有的，因此那些快闪存储器IC100中不特别于本发明实施例的态样将不会被进一步讨论。

现在参考图2，显示例示性存储器单元阵列。CT-与非存储器单元阵列110包含多个CT场效应晶体管(FET)210、多个漏极选择栅220、多个源极选择栅230、多个位线(bit line)240、多个字线250、多个漏极选择信号线260及多个源极选择信号线270。阵列110的各个列包含漏极选择栅220、多个CT-FET210及在相对的位线240及接地电位(ground potential)280之间串联连接源极至漏极的源极选择栅230。各个多个CT-FET210的栅极在阵列110的各个行中耦接至对应字线250。各个漏极选择栅220的栅极连接至对应的漏极选择信号线260。各个源极选择栅230的栅极连接至对应漏极选择信号线270。在一个实例中，CT-FET可为硅-氧化物-氮化物-氧化物-硅(SONOS)FET等。CT-与非存储器单元阵列110是本技术领域中现有的，因此那些CT-与非存储器单元阵列110中不特别于本发明实施例的态样将不会被进一步讨论。

在CT-与非存储器单元阵列110中给定的存储器单元是由注入(inject)电荷至横跨CT-FET210的穿隧介电层的电荷补获层(charge trapping layer)而编程(program)。给定存储器单元借由移除横跨穿隧介电层的电荷补获层的电荷而擦除(erase)。在一个实例中，使用富尔-诺罕(Fowler-Nordheim，F-N)隧道将CT-FET210编程及擦除。编程及擦除CT-FET存储器单元210的工艺伤害了穿隧介电层，而导致可表现在快闪存储器IC100上的有限次数的编程-擦除循环。因此，CT-FET存储器单元210等仍有需要改善。

发明内容

参考下列用于说明直接涉及场效应晶体管栅极工程的本发明的实施例的说明及附图可良好地知道本发明。

于一个实施例中，一种制造方法包含在衬底上形成穿隧介电区(tunneling dielectric region)。在穿隧介电区上形成电荷补获区。在电荷补获区上形成区块介电区(blocking dielectric region)。氮化区块介电区的表面且之后在被氮化的区块介电区的表面上形成栅极区。之后氧化栅极区，其中，圆化栅极区的边缘且借由被氮化的区块介电区而抑制区块介电区侵蚀进该栅极区。

附图说明

本发明的实施例由范例图示说明，且不因此而受限，随附的附图及相似的符号代表相似的组件，其中：

图1显示根据传统技术的例示性CT-与非系快闪存储器IC的方块图；

图2显示根据传统技术的例示性存储器单元阵列的方块图；

图3显示根据本发明的一个实施例的存储器单元阵列结构的方块图；

图4显示根据本发明的实施例的CT-FET的放大剖面图的方块图；

图5A及图5B显示根据传统技术的CT-FET的方块图；

图6A及图6B显示根据本发明一个实施例的制造存储器单元阵列的方法的流程图；以及

图7A至图7E显示根据本发明一个实施例的制造存储器单元阵列的方块图。

具体实施方式