[发明专利]横向型半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置，更确切地说，涉及一种横向型IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极性晶体管）及其制造方法。

背景技术

一直以来，开发有如下的集成电路（有时也称为IC（Integrated Circuit）），即，将二极管或晶体管等半导体装置、以及这些半导体装置的驱动控制电路集成在一块硅基板上的集成电路。特别是，横向型绝缘栅双极性晶体管（LIGBT：Lateral Insulated Gate Bipolar Transistor，以下，仅称为横向型半导体装置），其为一种输入部采用MOS（Metal-Oxide-Semiconductor：金属氧化物半导体）结构、输出部采用双极性结构的功率用晶体管，从而适合于耐压、大电流的半导体，并且具有能够用较少的电力来驱动高电力的优点。

横向型半导体装置的特征在于，在导通状态下，通过在漂移区内使电导率调制活跃化从而得到较低的通态电压（通态电阻）。例如，作为横向型半导体装置的一个示例，存在例如专利文献1中所公开的技术。

在先技术文献

专利文献

专利文献1：日本特开2010-251627号公报

发明内容

发明所要解决的课题

上述专利文献1所公开的横向型半导体装置中，如图10所示，在P型体层107以及N型漂移层109a、109b之中，使被配置在P型体层107的下方的埋入氧化膜200的厚度，厚于被配置在N型漂移层109a、109b的剩余的区域的下方的埋入氧化膜200的厚度。由此，由于与N型漂移层区109b相比，从N型漂移层区109a脱离至P型体层107的空穴将减少，因此降低了通态电阻。

另外，在本说明中，将被配置在P型体层107侧的下方的埋入氧化膜200特别称为载流子积蓄用埋入氧化膜201。

但是，虽然上述专利文献1中所公开的横向型半导体装置通过上文所述的方法降低了通态电阻，但却存在花费制造成本这类的问题。即，如图10所示，通过使埋入氧化膜局部地厚膜化而形成载流子积蓄用埋入氧化膜201，从而实现了通态电阻的降低。

然而，当欲制造上述专利文献1中所公开的横向型半导体装置时，与不具有载流子积蓄用埋入氧化膜201的横向型半导体装置相比，将另外需要用于形成该载流子积蓄用埋入氧化膜201的工序。

本发明为鉴于上述情况而完成的发明，其目的在于，提供一种与上述专利文献1中所公开的横向型半导体装置相比，能够通过简单的方法而进一步降低通态电阻的横向型半导体装置及其制造方法。

用于解决课题的方法

本发明的第一方式为，被构成在绝缘体上硅（SOI：Silicon on Insulator）基板上的横向型半导体装置。上述横向型半导体装置的特征在于，在埋入氧化膜（200）上具备半导体层，所述半导体层包括体区（107）、和与该体区（107）的侧面相接的漂移区（109）。此外，上述横向型半导体装置在体区（107）与漂移区（109）的界面处具有第一沟槽，所述第一沟槽朝向埋入氧化膜（200）而未到达该埋入氧化膜（200）。

本发明的第二方式的特征在于，在上述第一方式中，从第一沟槽的底部起至埋入氧化膜（200）为止的距离的值，小于漂移区（109）的厚度的值，所述漂移区（109）的厚度的值是用从埋入氧化膜（200）表面起至漂移区（109）表面为止的距离的值来表示的。

本发明的第三方式的特征在于，在上述第二方式中，在体区（107）内，以与第一沟槽的侧面相接的方式而形成有发射区（102），所述发射区（102）未到达埋入氧化膜（200）。此外，从埋入氧化膜（200）表面起至发射区（102）为止的距离，小于从第一沟槽的底部起至所述埋入氧化膜（200）为止的距离的值。

本发明的第四方式的特征在于，在上述第二方式中，在漂移区（109）内形成有载流子积蓄层区（114），所述载流子积蓄层区（114）与第一沟槽的底部以及体区（107）的侧面相接。此外，载流子积蓄层区（114）的杂质浓度高于漂移区（109）的杂质浓度。

本发明的第五方式的特征在于，在上述第一方式中，还具有第二沟槽，所述第二沟槽贯穿硅的局部氧化（LOCOS）氧化膜（105）并到达埋入氧化膜（200），所述LOCOS氧化膜（105）通过从半导体层的表面起以预定的厚度突出以及掩埋的方式而形成。另外，第一沟槽在半导体层中未形成有LOCOS氧化膜（105）的位置处被形成。