[发明专利]具有降低的接通电阻的半导体装置

说明书

技术领域

本发明涉及一种具有降低的接通电阻的半导体装置。

背景技术

功率MOS场效应晶体管长时间以来用作用于功率电子装置中的应用的快速开关。除平面双扩散结构（DMOS）以外，越来越多地使用具有沟道结构的功率MOSFET（TrenchMOS：沟槽MOS）。

图1示出沟槽MOS的布置的简化横截面。n掺杂的硅层2（外延层）位于高度n⁺掺杂的硅衬底1上，在所述n掺杂的硅层中施加多个沟道（沟槽）3，其中在图1中示例性地示出仅仅一个沟槽。在沟道的侧壁处和底部处分别存在一个薄的、大多由二氧化硅构成的介电层4。沟道的内部以导电材料5——例如以掺杂的多晶硅填充。p掺杂的层（p阱）6位于沟道之间。在所述p掺杂的层中，在表面上施加高度n⁺掺杂的区域8（源极）和高度p⁺掺杂的区域7（用于p阱的连接）。整个结构的表面以导电层9——例如以铝覆盖，所述导电层与p⁺或n⁺掺杂的层7和8建立欧姆接触。厚的介电层10——例如CVD氧化层使导电多晶硅层5与金属化9隔离。多晶硅层5彼此连接并且与未绘出的金属栅极接触部电（galvanisch）连接。为此，在芯片表面上的一个位置处打开介电层10和金属层9。在多晶硅层5上方在所述金属开口中施加另一未示出且与金属层9电绝缘的岛状的金属层。所述岛状的金属层接触多晶硅层5并且用作栅极连接端。

金属化层11同样位于芯片的背侧上。所述金属化层与高度n⁺掺杂的硅衬底1电接触。金属层9构成源极接触部S，金属层11构成漏极接触部D并且未绘出的岛状的金属层构成栅极接触部G。金属化9或者岛状的金属层可以是在硅技术方面普通的具有铜成份和/或硅成份的铝合金或可以是其他金属体系。在背侧上施加可焊接的金属体系11，其例如由层序列——钛、镍钒和银制成。

漏极接触部11通常位于正电势上，而源极连接端位于地电势上。如果在栅极连接端上相对于源极接触部施加足够高的正栅极电压VG，则在体区域6中在与栅极氧化物4的分界面上形成薄的电子反转通道。栅极电压VG在此必须比晶体管的门限电压VTH更高。反转通道在此从n⁺掺杂的源极区域8延伸直至n掺杂的外延区域2。因此实现了从源极接触部至漏极接触部的连续的电子路径。晶体管导通。

因为电流仅仅通过涉及电子的多数载流子实现，所以可以快速中断电流。所述构件与传统的双极构件相比非常快速地转换。

n掺杂的区域（外延层）2的掺杂浓度和厚度通过晶体管的反向电压确定。MOSFET的反向电压选择得越高，区域2必须越弱地掺杂并且必须越厚。因为在外延区域处形成欧姆电压降，所以由此整个接通电阻Rdson增大。在高反向电压的情况下，所述份额占主导。因此，MOSFET通常不适于超过200V的反向电压。

已经由US6,621,121B2已知一种垂直的MOSFET，其具有降低的接通电阻。所述已知的MOSFET包含具有多个半导体台面（Mesa）的半导体衬底，所述多个半导体台面通过多个条带形的沟道彼此分离。这些沟道彼此平行地延伸并且在第一方向上在衬底上横向延伸。此外，已知的MOSFET具有多个设置在多个条带形的沟道中的、隐藏的、隔离的源极电极。此外，已知的MOSFET包含多个隔离的栅极电极，所述多个隔离的栅极电极彼此平行地在多个半导体台面上延伸直至平的沟道中，所述平的沟道设在所提到的多个隐藏的隔离的源极电极中。此外，已知的MOSFET在所提到的半导体衬底上具有表面源极电极，其与多个隐藏的、隔离的源极电极接触并且与所述多个半导体台面中的每一个中的至少一个基区具有欧姆接触。

发明内容

与此相反，具有在权利要求1中说明的特征的半导体装置具有以下优点：其能够简单地实现，除接通电阻降低以外，还能够实现反向电压区域的扩展并且尤其还适合于多数载流子构件。根据本发明的半导体装置具有多个浮动（gefloatet）的肖特基接触部，其设置在半导体装置的外延区域的范围中。浮动的肖特基接触部在此理解为以下肖特基接触部：在所述肖特基接触部中肖特基金属不具有与其他接触部的电连接。

基于所述多个浮动的肖特基接触部，在外延层中分别形成周期性均匀的场分布以及几乎线性的电压分布。用于预给定的击穿电压的外延层的掺杂浓度可以选择得比在已知的MOSFET中更高。接通电阻降低。

附图说明

以下根据图2-8详细解释根据本发明的半导体装置的实施例。