[发明专利]具有降低的接通电阻的半导体装置

权利要求书

1.一种半导体装置，其具有位于第一导电类型（n⁺）的高度掺杂的衬底（1）上的第一导电类型（n）的外延层（2）、施加到所述外延层（2）中的第二导电类型（p）的层（6）和设置在所述第二导电类型的层（6）的表面上的高度掺杂的第二导电类型（p⁺）的层（7），其特征在于，在所述第二导电类型（p）的层（6）和所述第一导电类型的高度掺杂的衬底（1）之间设置有多个彼此平行地设置的肖特基接触部（70，12）。

2.根据权利要求1所述的半导体装置，其特征在于，在所述第二导电类型（p）的层（6）的表面上还设有第一导电类型（n⁺）的高度掺杂的层（8）和第二导电类型（p⁺）的高度掺杂的层（7），在所述外延层（2）中施加至少两个以掺杂的多晶硅（5）填充的且以介电层（4，4a）覆盖的沟道（3），所述介电层（4a）在沟道底部处比所述介电层（4）在所述沟道（3）的侧壁处实施得更厚，并且金属层或者硅层（70，12）与另一介电层（14）的交替序列分别位于所述第二导电类型（p）的层（6）和所述第一导电类型（n⁺）的高度掺杂的衬底（1）之间，其中，所述金属层或者硅层（70，12）与所述n外延层（2）分别形成非欧姆的肖特基接触部（图2）。

3.根据权利要求2所述的半导体装置，其特征在于，更厚的介电层（4a）位于所述第二导电类型（p）的层（6）下面。

4.根据权利要求2或3所述的半导体装置，其特征在于，所述肖特基接触部（70，12）分别在沟道壁上浮动。

5.根据权利要求2至4中任一项所述的半导体装置，其特征在于，最邻近所述第一导电类型（n）的高度掺杂的衬底（1）的肖特基接触部分别覆盖所述沟道底部并且具有至所述第一导电类型（n⁺）的高度掺杂的衬底（1）的间距（D_epi）。

6.根据权利要求2至5中任一项所述的半导体装置，其特征在于，所述浮动的肖特基接触部（70，12）分别具有一个宽度（D_sk），并且设置在所述肖特基接触部之间的介电层（14）分别具有一个宽度（D-gap）。

7.根据权利要求2至6中任一项所述的半导体装置，其特征在于，在所述半导体装置的相邻的沟道（3）之间分别存在一个台面区域，在所述台面区域中场分布以间距（D）周期性重复，对于所述间距有：

D=D_sk+D_gap，

其中，D_sk是所述浮动的肖特基接触部（70，12）的宽度，D_gap是所述其他介电层（14）的宽度。

8.根据权利要求7所述的半导体装置，其特征在于，所述台面区域中的电压分布分别是线性的。

9.根据权利要求1所述的半导体装置，其特征在于，在所述外延层（2）中施加至少两个以介电层（14a）填充的沟道（3），所述介电层与所述第一导电类型（n⁺）的高度掺杂的衬底（1）的间距比所述第二导电类型（p）的层（6）与所述第一导电类型的高度掺杂的衬底（1）的间距更小，金属层或者硅层（70，12）与另一介电层（14）的交替序列分别位于所述介电层（14a）的面向所述第一导电类型（n⁺）的高度掺杂的衬底（1）的端部和所述第一导电类型的高度掺杂的衬底（1）之间，其中，所述金属层或者硅层（70，12）与所述n外延层（2）分别形成非欧姆的肖特基接触部（图7）。

10.根据权利要求1所述的半导体装置，其特征在于，所述彼此平行地设置的肖特基接触部（70，12）设置在所述外延层（2）中并且所述外延层（2）的材料位于所述彼此平行地设置的肖特基接触部（70，12）之间。

11.根据权利要求1、9或10的半导体装置，其特征在于，所述彼此平行地设置的肖特基接触部（70，12）位于DMOS晶体管的体二极管下面或IGBT的体二极管下面。

12.根据以上权利要求中任一项所述的半导体装置，其特征在于，所述半导体装置具有可焊接的前侧金属化（9）和可焊接的背侧金属化（11）。

13.根据权利要求1至12中任一项所述的半导体装置在机动车发电机的整流器中的应用。