[发明专利]半导体装置及其制造方法有效
| 申请号: | 201180064898.3 | 申请日: | 2011-01-17 |
| 公开(公告)号: | CN103329273A | 公开(公告)日: | 2013-09-25 |
| 发明(设计)人: | 美浓浦优一;冈本直哉 | 申请(专利权)人: | 富士通株式会社 |
| 主分类号: | H01L29/47 | 分类号: | H01L29/47;H01L21/28;H01L21/338;H01L21/8222;H01L27/06;H01L29/06;H01L29/26;H01L29/778;H01L29/812;H01L29/861;H01L29/872 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 舒艳君;李洋 |
| 地址: | 日本神*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 及其 制造 方法 | ||
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
作为带隙较宽的化合物半导体的GaN因其材料特性有望作为高耐压且可高速动作的器件的材料,特别期待应用于如进行高耐压并且大电流动作的电源器件。另外,肖特基势垒二极管(SBD)与pn二极管相比在高速响应性以及低损耗这一点上更为优良。因此,期待使用了GaN的SBD(GaN基SBD)作为下一代的低消耗电源器件。
为了减少GaN基SBD的损耗,降低SBD的导通电压很重要。另外,为了降低导通电压,在阳极电极上使用功函数小的金属有效。这是因为金属与化合物半导体的界面的肖特基势垒高度降低,正向的阈值电压降低。另一方面,若使用功函数小的金属,则在施加反向偏压时产生的耗尽层变薄,所以难以得到足够的截止耐压。这样,难以兼得低的导通电压以及高的截止耐压。
关于低导通电压以及高截止耐压的兼得,提出了组合了肖特基势垒高度较低的金属、和在其周围形成的肖特基势垒高度较高的金属的阳极电极的构造。然而,为了形成这样的构造的阳极电极,需要在形成了一方的金属之后,进行另一方的金属的成膜以及刻画图案。因此,化合物半导体的表面的清洁化所使用的药液等受限,难以充分地进行金属和化合物半导体的界面的清洁化。因此,导致肖特基特性降低,或者器件的成品率降低。
专利文献1:日本特开2004-31896号公报
发明内容
本发明的目的在于提供能够兼得低导通电压以及高截止耐压的半导体装置及其制造方法。
在半导体装置的一个方式中设置有半导体层、和与上述半导体层肖特基接合的肖特基电极。在上述肖特基电极包含有:金属部,其包含与上述半导体层肖特基接合的金属;和氮化物部,其形成于上述金属部的周围,包含上述金属的氮化物,并与上述半导体层肖特基接合。
在电源装置的一个方式中设置有半导体装置。在上述半导体装置中,设置有半导体层、和与上述半导体层肖特基接合的肖特基电极。在上述肖特基电极包含有:金属部,其包含与上述半导体层肖特基接合的金属;和氮化物部,其形成于上述金属部的周围,包含上述金属的氮化物,并与上述半导体层肖特基接合。
在半导体装置的制造方法的一个方式中,形成与半导体层肖特基接合的金属膜,并将上述金属膜的周边部氮化,由上述金属膜形成与上述半导体层肖特基接合的金属部;和位于上述金属部的周围,并与上述半导体层肖特基接合的氮化物部。
根据上述的半导体装置等,能够通过肖特基电极所包含的金属部来降低导通电压,并能够通过氮化物部来提高截止耐压。
附图说明
图1A是表示第一实施方式的半导体装置的构造的俯视图。
图1B是沿着图1A中的I-I线的剖视图。
图2A是表示金属膜以及半导体层的导带的关系的图。
图2B是表示氮化物膜以及半导体层的导带的关系的图。
图3A是表示第二实施方式的半导体装置的构造的剖视图。
图3B是表示氮化物膜以及半导体层的导带的关系的图。
图4是表示第三实施方式的半导体装置的构造的剖视图。
图5A是表示制造第三实施方式的半导体装置的方法的剖视图。
图5B是表示接着图5A制造半导体装置的方法的剖视图。
图5C是表示接着图5B制造半导体装置的方法的剖视图。
图5D是表示接着图5C制造半导体装置的方法的剖视图。
图5E是表示接着图5D制造半导体装置的方法的剖视图。
图5F是表示接着图5E制造半导体装置的方法的剖视图。
图6A是表示制造第四实施方式的半导体装置的方法的剖视图。
图6B是表示接着图6A制造半导体装置的方法的剖视图。
图6C是表示接着图6B制造半导体装置的方法的剖视图。
图7A是表示制造第五实施方式的半导体装置的方法的剖视图。
图7B是表示接着图7A制造半导体装置的方法的剖视图。
图7C是表示接着图7B制造半导体装置的方法的剖视图。
图7D是表示接着图7C制造半导体装置的方法的剖视图。
图7E是表示接着图7D制造半导体装置的方法的剖视图。
图7F是表示接着图7E制造半导体装置的方法的剖视图。
图7G是表示接着图7F制造半导体装置的方法的剖视图。
图7H是表示接着图7G制造半导体装置的方法的剖视图。
图7I是表示接着图7H制造半导体装置的方法的剖视图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201180064898.3/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类





