[发明专利]无竞争存储访问的系统和方法

权利要求书

1.Turbo解码器的一个存储控制单元包括：

缓冲区，具有多个存储插槽，所述缓冲区用于暂时存储在存储体中存储的信息；

缓存控制，其可操作地被耦合到缓冲区，所述缓存控制用于确定多个缓冲区中可用的存储插槽；

路由器，其可操作地被耦合到所述缓存控制和多个数据源，所述路由器用于将数据从数据源发送到缓存控制;

冲突检测单元，可操作地被耦合到所述路由器、缓存控制、及多个数据源，所述冲突检测单元用于当可用存储槽的数目不足以存储所有试图访问存储体的数据源的数据时暂停一些数据源。

2.根据权利要求1的存储器控制单元，其特征在于，

所述冲突检测单元用于暂停操作N个数据源，其中N为整数，等于试图访问存储体的数据源的数量减去缓冲区中可用的存储槽数。

3.根据权利要求1的存储器控制单元，还包括：

旁路单元，其可操作地被耦合到缓存控制和存储体，所述旁路单元用于在缓冲区为空的情况下，从试图访问的存储体的多达L个数据源中存储数据，其中L是存储体中写端口的数量。

4.根据权利要求1的存储器控制单元，其特征在于，

所述存储器控制单元与时钟周期序列同步工作，其特征在于，

在时钟周期序列的每个时钟周期中，所述缓存控制用于将缓冲区的多达L个存储插槽中存储的数据写入所述存储体中，其中L是存储体中写端口的数量。

5.根据权利要求4的存储器控制单元，其特征在于，L等于1。

6.根据权利要求1的存储器控制单元，其特征在于，

所述冲突检测单元用于在控制信号上设定一指定值，以临时暂停一些数据源。

7.根据权利要求1的存储器控制单元，进一步包括：

第二缓冲区，其可操作地被耦合到所述路由器、冲突检测单元、及多个数据源，所述第二缓冲区用于从试图访问存储体的数据源缓冲数据。

8.根据权利要求7的存储器控制单元，其特征在于，

第二缓冲区用于将数据从多达K个试图访问存储体的数据源发送到所述路由器，其中K是同时允许的存储访问的最大数目。

9.根据权利要求8所述的存储器控制单元，其特征在于，

所述第二缓冲区用于从所述试图访问存储体的数据源的数据源中阻塞数据，其中所述试图访问存储体的数据源的数据源为试图访问存储体的数据源数量减去K个数据源。

10.根据权利要求7所述的存储器控制单元，其特征在于，

第二缓冲是一个先入先出缓冲区。

11.一个信息解码器包括：

解码器，用于根据解码算法，对信号共同进行解码，并由此生成数据；

地址发生器，用于为解码器产生的数据生成存储器地址；

存储体，用于根据地址发生器生成的存储器地址，存储由解码器生成的数据；

存储器控制单元，每个存储器控制单元可操作地被耦合到解码器、其中一个存储体及所述地址发生器，具有多个存储插槽的每个存储控制单元用于暂时存储试图存储在其中一个存储体中的信息，且每个存储控制单元用于确定多个可用存储槽，将数据从解码器路由到存储槽，以及当可用存储槽的数目不足以存储来自于解码器中的试图访问其中一个存储体所有数据时，暂时阻塞一些解码器的运行。

12.根据权利要求11所述的信息解码器，其特征在于，

每个解码器都是一个软输入软输出解码器。

13.根据权利要求12所述的信息解码器，其特征在于，

每个解码器用最大后验概率算法解码信号。

14.根据权利要求11所述的信息解码器，其特征在于，

所述信号是一个turbo码解码的信号。

15.根据权利要求11所述的信息解码器，其特征在于，

所述每个存储器控制单元用于缓冲来自于解码器的尝试访问其中一个存储体的数据。

16.根据权利要求15所述的信息解码器，其特征在于，

每一个存储器控制单元用于，将尝试访问其中一个存储体的数据从多达K个解码器发送到路由器，其中K是在一个单个存储器控制单元中同时允许的存储访问的最大数目。