[发明专利]金属氧化物半导体场效应晶体管及其制造方法

说明书

相关申请案的交叉参考

本申请案主张2010年11月18日申请的题为“集成在隔片技术中的双扩散金属氧化物半导体的低电源电阻通道链路(LOW SOURCE RESISTANCE CHANNEL LINK FOR DMOS INTEGRATED IN A SPACER TECHNOLOGY)”的第61/415,110号美国临时申请案的权利，所述申请案被全部并入本文中。

技术领域

本申请案涉及一种用于制造MOS场效应晶体管(FET)的方法。

背景技术

与集成电路中的小信号晶体管相比，功率金属氧化物半导体场效应晶体管(MOSFET)通常用以处置高功率电平，且因此在制造过程中包括不同特性和不同步骤。此类功率晶体管可横向地或垂直地形成于半导体芯片内。具体而言，可将横向功率MOSFET集成到现有模块中，因此增强此类装置。如图4中所示，为了制造此类装置，N^-外延层330形成在通常重掺杂的N⁺衬底310上。埋入层320经植入以便能够将晶体管与形成在外延层内的其它装置分开。为此，场氧化物340可用以界定外延层330内的特定区。此场氧化物还可经延伸且用以使多晶硅栅极380绝缘。栅极380接着用作掩模以植入P基极区域350和源极360，其中N⁺掺杂的源极区域360在由形成P基极的P掺杂区域350包围的栅极380的一侧上自顶部延伸到外延层330中。P基极经产生以在栅极下方延伸，使得由栅极380覆盖的P基极区域350的区可形成MOSFET的通道。漏极区域370形成在栅极380的另一侧上。

为了改善源极与漏极之间的击穿电压，此类晶体管通常经形成具有需要源极与漏极之间的低浓度杂质层的轻掺杂的漏极(LDD)。LDD MOSFET由于低浓度杂质层缓和了栅极附近的电场而提供优势。因此，可防止源极与漏极之间的击穿电压的减小、阈值电压的减小以及热载流子的产生。通常，使用杂质395到外延层中的离子植入(通过将栅极380用作掩模)按自对准方式形成此类晶体管。

当将现有技术内的功率晶体管集成(例如)到模块中时，此类集成随之带来了许多挑战。举例来说，现有技术可为隔片工艺技术。出于成本原因，尽可能多地重新使用现有模块是有意义的。其意味，通常通过标准隔片工艺技术形成的栅电极对于功率晶体管将相同，且重源极漏极植入物也将相同。由于隔片以及现有热预算，重源极漏极将不到达栅电极的侧，从而引起晶体管通道与装置的源极之间的电断开。

在此类隔片工艺技术中，隔片390形成在栅极380的侧上。在形成了低杂质层395后使用隔片以将隔片390用作掩模来形成自对准的高度掺杂的源极360。

如果待将功率晶体管集成到具有如上提到的多种集成电路结构的集成模块中，那么用于植入P基极区域的以上提到的重驱动可能不可用，这是因为其对制造过程中的总热预算具有影响。这些预算常处于其极限，且在对集成组件的功能性不具有影响的情况下，不允许额外热能。因此，改变现有热预算常常并非可用的选项。然而，源极360的较低掺杂可导致源极与通道的切断。因此存在对允许在制造过程中将使用隔片技术的功率晶体管与现有集成结构组合而不改变热预算或不超出热预算的制造过程的需要。

发明内容

根据实施例，一种用于制造功率金属氧化物半导体场效应晶体管(MOSFET)的方法可包括：将所述功率MOSFET的基极区域植入于包括绝缘的栅极结构的半导体芯片的外延层内；经由第一掩模在所述栅极的一侧上植入源极连结区域，其中所述第一掩模部分地由所述栅极的边缘形成，所述源极连结从表面延伸到所述外延层中且具有由所述第一窗界定的宽度；随后形成隔片，其从界定所述第一窗的所述栅极的所述边缘延伸且形成部分地由所述隔片形成的第二掩模；以及经由所述第二掩模植入源极区域。