[发明专利]具有减小的并联电容的硅通孔

说明书

要求优先权

本申请要求2010年9月20日递交的、题为“TSV WITH REDUCED SHUNT CAPACITANCE(具有减小的并联电容的TSV)”(代理机构案号2921.103PRV)美国临时专利申请序列号No.61/384,319的优先权，其全部内容通过引用并入本文。

背景技术

微机电系统(MEMS)芯片可包括多层，这多层中包括通孔层。通孔层可包括介电沟槽(trench)，该介电沟槽用于形成对MEMS芯片中MEMS器件的特性进行感应的电极。这种沟槽在美国专利No.7,539,003中提及。介电沟槽可具有巨大的并联电容，该并联电容会降低MEMS器件(如用于电容传感或射频(RF)应用的MEMS器件)的性能。

发明内容

在某些实例中，微电子机械系统(MEMS)传感器可包括具有减小的并联电容的通孔(via)。在一个实例中，器件层可包括：衬底(substrate)，该衬底具有在水平方向上被所述衬底的一部分分隔开的一对沟槽，其中，该对沟槽中的每个沟槽包括含电介质的第一垂直层和第二垂直层，所述第一垂直层和第二垂直层被包含多晶硅的第三垂直层分隔开。

该部分旨在提供对本专利申请的主题的概述，而非旨在提供对本发明的排他性或穷尽性解释。本文包含了具体实施方式以提供与本专利申请有关的进一步信息。

附图说明

在附图(其不一定按比例绘制)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示同类部件的不同例子。附图以示例而非限制的方式大体示出了本文中所论述的各个实例。

图1大体示出了一个实例MEMS器件的截面图；

图2大体示出了一个实例通孔层的布局视图；

图3A大体示出了通孔层的一个实例TSV结构的等效电路300；

图3B大体示出了通孔层的一个实例TSV结构的可选的布局等效电路；

图4大体示出了作为不同沟槽结构和感应电容的频率函数的阻抗的比较；

图5大体示出了对于四种沟槽结构感应电容器阻抗与并联阻抗作为频率的函数的比较。

具体实施方式

发明人已经发现用于在MEMS器件的通孔层中形成电极的结构和方法，其明显减小了与现有设计相关的并联电容。在某些实例中，集成MEMS器件的一层可包括多个高电阻率的多晶填充层(poly filled layer)与多个电介质层(dielectic layer)相互交错的硅通孔(TSV)结构。所述TSV结构能够将高电阻率多晶与电介质串联连接，由此减小对所述MEMS器件中感应电容器的电容分流效应(capacitive shunting effect)。在某些实例中，与所述MEMS器件相关的电子器件的工作频率可选择为使得所述感应电容器的阻抗大于并联电容的阻抗，由此减小所述并联电容的影响。在一个实例中，包括低K电介质或包括低K电介质与其他材料(如热氧化物、掺杂氧化物或其他介电材料)的组合的介电沟槽可降低并联电容，例如，所述低K电介质的介电常数小于用在沟槽中的氧化物的介电常数。在一个实例中，所述低K电介质的介电常数可约为氧化物的介电常数的一半。

在某些实例中，沟槽可部分地由多晶填充且处于负压下(如真空中)。处于真空中的沟槽区域内的介电常数可以是氧化物的介电常数的1/4，由此减小由氧化物填充的沟槽的并联电容。

图1大体示出了一个实例MEMS器件100的截面图。在某些实例中，MEMS器件100可包括三层：覆盖层(cap layer)101、器件层102和通孔层103。器件层102可包括由锚105支撑的可移动部分104。在某些实例中，MEMS器件100的可移动部分104可由硅晶圆刻蚀而成。经刻蚀的器件层102可包括允许对可移动部分104的平面内(in-plane)和平面外(out-ofplane)移动进行感应的结构。在某些实例中，可移动部分104可被驱动为以特定频率进行振荡，从而允许对MEMS器件100的角加速度进行感应。

覆盖层101可提供器件层102中可移动部分104的环境外壳(environmental enclosure)的至少一部分。在某些实例中，覆盖层101可包括凹部(未示出)以适应器件层102中的可移动部分104的移动。在一个实例中，覆盖层101可限制例如在MEMS器件100机械震动时，器件层102的可移动部分104的移动。在某些实例中，覆盖层101与器件层102相粘合，从而可使器件层102的可移动部分104周围保持真空。