[发明专利]薄晶片处理的多粘合层

说明书

联邦赞助研究/研发项目

本发明是在美国陆军空间和导弹防务司令部嘉奖的No.DASG60-01-C-0047合同下得到政府支持而作出的。美国政府在本发明中具有某些权利。

发明背景

相关申请

本申请要求2010年8月6日提交的S/N.61371，571题为“MULTIPLE BONDING LAYERS FOR THIN-WAFER HANDLING(薄晶片处理的多粘合层)”的临时申请的优先权，该临时申请被援引包含于此。

发明领域

本发明广泛地涉及新颖的利用多层粘合系统的临时晶片粘合方法。该创新性方法可在晶片减薄和其它背侧加工期间将器件晶片支持在载体衬底上。

背景技术

集成电路、功率半导体、发光二极管、光子电路、微电磁系统(MEMS)、嵌入式有源阵列、封装的介入物以及大量其它基于硅和复合半导体的微器件被共同地制造成晶片衬底上的阵列，该晶片衬底直径在1-12英寸的范围内。该器件随后被分割成各个器件或管芯，它们被封装以允许与宏观环境的形成实践性接口，例如通过与印刷线路板的互连。将器件封装件构造在管芯上或管芯周围同时使它仍然是晶片阵列的一部分已变得越来越流行。这种被称为晶片级封装的实践降低了总封装成本并允许在器件和微电子环境之间达成较高的互连密度，相比一般具有比实际器件大上若干倍的外侧尺寸的更传统封装件而言。

直到最近，互连方案仍普遍囿于两个维度，这意味着器件和其安装所在的相应板或封装表面之间的电连接已全部被布置在水平(或x-y)平面内。The

微电子产业现在已察觉，器件互连密度的显著增加和信号延迟的相应减少(归因于电连接点之间的距离缩短)可通过垂直地(即沿z方向)层叠和互连器件来实现。对器件层叠的两种常见的要求是：1)从背侧沿贯通晶片的方向减薄器件；以及2)之后形成贯通晶片的电连接，它一般被称为通硅通路或“TSV”并终止在器件的背侧。就这点而言，半导体器件减薄现在已成为标准实践，即使当器件不在层叠结构中被封装时，因为这样做利于散热并允许通过例如蜂窝电话的紧凑型电子产品取得小得多的形状因数。

正越来越感兴趣的是：将半导体器件减薄至小于100微米以减小其轮廓(尤其当半导体器件或其所在的相应封装件被层叠时)并简化器件上的背侧电连接的成形。用于高容量集成电路制造的硅晶片一般是200mm或300mm直径并具有大约750微米的通晶片厚度。不减薄的话，几乎不可能形成通过使连线穿过晶片与前侧电路连接的后侧电接触。基于机械磨削(背侧磨削)和抛光以及化学蚀刻的用于半导体级硅和复合半导体的高效率减薄工艺如今投入商用。这些工艺使器件晶片厚度在几分钟内减小至小于100微米，同时保持跨晶片厚度均一性的精确控制。

已被减薄至小于100微米的器件晶片，尤其是已被减薄至小于60微米的器件晶片，是极为脆弱的并必须在其完全尺寸上被支持以防止破裂和折断。已研发出各种晶片杆和晶片卡盘以运送超薄的器件晶片，但是问题仍然存在，即如何在包括诸如化学机械抛光(CMP)、光刻、蚀刻、沉积、退火和清洗之类的步骤的背侧磨削和TSV成形工艺过程中支持晶片，因为这些步骤在器件晶片被减薄时或减薄后施加了高的热应力和机械应力。超薄晶片处理的一种越来越流行的方法涉及用聚合粘合剂将完全厚度的器件晶片面朝下地安装至刚性载体。然后从背侧进行减薄和加工。然后在背侧加工已完成后通过热、热机械或化学工艺将完全加工的超薄晶片从载体取下或脱粘。

常见的载体材料包括硅(例如空白的器件晶片)、钠钙玻璃、硼硅玻璃、蓝宝石以及各种金属和陶瓷。载体可以是方形或矩形的但更常见地是圆的，并且其尺寸被调节成与器件晶片匹配以使粘合的组件可以传统的加工工具和带盒中被处理。有时当液体化学药剂被用来作为脱离手段溶解或分解聚合粘合剂时，载体被打孔以加速脱粘过程。

用于临时晶片粘合的聚合粘合剂一般是通过溶液的旋涂或喷涂或作为干膜带层叠而施加的。旋涂和喷涂施加的粘合剂是越来越优选的，因为它们形成比带可提供的更高的厚度均一性。较高的厚度均一性演变成在减薄后对跨晶片厚度均一性的较好控制。聚合粘合剂表现出对器件晶片和载体高的粘合强度。

聚合粘合剂可根据所需要的厚度和涂层平面性(平整性)被旋涂施加到器件晶片、载体或两者之上。涂层的晶片被烘烤以从聚合粘合剂层去除所有涂层溶剂。经涂层的晶片和载体随后通过加热机械压合接触地设置以供粘合。施加足够的温度和压力以使粘合剂流入并填充入器件晶片结构化特征，并实现与器件晶片和载体表面的所有面积的亲密接触。

在背侧加工之后使器件晶片从载体脱粘一般以下列四种方式之一实现：