[发明专利]使用在包括嵌入式管芯的内建非凹凸层衬底上的硅通孔的管芯堆叠,以及其形成工艺

说明书

所公开的实施例涉及半导体微电子器件及其封装工艺。

附图说明

为了理解获得实施例的方式，将通过参照附图提供对以上简述的多个实施例的更具体描述。这些附图描绘了不一定按比例绘制的实施例，且不应被认为是对范围的限制。将通过使用附图更为具体且详细地描述并说明一些实施例，在附图中：

图1是根据示例实施例的完全嵌入式管芯无核衬底装置的横截面图；

图1a是根据示例实施例的在处理期间的完全嵌入式管芯无核衬底装置的横截面图；

图1b是根据实施例的在进一步处理期间的图1a所示嵌入式管芯无核衬底装置的横截面图；

图1c是根据实施例的在进一步处理之后的图1b所示装置的横截面图；

图1d是根据实施例的在进一步处理之后的图1c所示装置的横截面图；

图1e是根据实施例的在进一步处理之后的图1d所示装置的横截面图；

图1f是根据实施例的在进一步处理之后的图1e所示装置的横截面图；

图1g是根据实施例的在进一步处理之后的图1f所示装置的横截面图；

图1h是在进一步处理之后的图1g所示装置的横截面图；

图2是根据示例实施例的完全嵌入式管芯无核衬底装置的横截面图；

图3是根据示例实施例的完全嵌入式硅通孔管芯层叠封装无核衬底装置的横截面图；

图3a是根据示例实施例的在处理期间的图1所示完全嵌入式管芯POP无核衬底装置的横截面图；

图4是根据示例实施例的完全嵌入式管芯无核衬底层叠封装装置的横截面图；

图4a是根据示例实施例的在进一步处理之后的图4所示完全嵌入式管芯无核衬底POP装置的横截面图；

图4b是根据示例实施例的在进一步处理之后的图4所示完全嵌入式管芯无核衬底POP装置的横截面图；

图5是根据示例实施例的部分嵌入式硅通孔管芯层叠封装无核衬底装置的横截面图；

图5a是根据示例实施例的在处理期间的部分嵌入式管芯无核衬底装置的横截面图；

图5b是根据实施例的在进一步处理期间的图5a所示嵌入式管芯无核衬底装置的横截面图；

图5c是根据实施例的在进一步处理之后的图5b所示装置的横截面图；

图5d包括添加TSV管芯以形成该装置；

图5e是根据实施例的在进一步处理之后的图5d所示装置的横截面图；

图5f是根据实施例的在进一步处理之后的图5e所示装置的横截面图；

图5g是根据实施例的在进一步处理之后的图5g所示装置的横截面图；

图5h是根据实施例的在进一步处理之后的图5g所示装置的横截面图；

图6是根据示例实施例的部分嵌入式硅通孔管芯无核衬底装置的横截面图；

图7是根据若干实施例的工艺和方法流程图；

图8是根据根据实施例的计算机系统800的示意图；以及

图9是根据示例实施例的具有至少一个线结合管芯的部分嵌入式硅通孔管芯无核衬底装置的横截面图。

具体实施方式

现将参照附图，在附图中可能向相似结构提供了相似的下标附图标记。为了更清楚地示出多个实施例的结构，本文中所包含的附图是集成电路结构的图解表示。因此，所制造的集成电路结构的实际外观（例如显微照片中的实际外观）可能有所不同，但仍包含声明要求保护的所示实施例的结构。此外，附图可能仅示出对理解所示实施例有用的结构。本领域已知的附加结构未被包括在内，以保持附图的清楚。

图1是根据示例实施例的完全嵌入式管芯无核衬底装置100的横截面图。管芯120被嵌入到无核衬底138中。管芯120具有至少一个硅通孔140。示出了两个硅通孔，其中之一被列举，但是两个所示硅通孔是为了简化起见而给出的。在一实施例中，在管芯120中共有10个硅通孔。因此，管芯120可被称为包括设在其中的硅通孔的管芯（TSV管芯120）。无核衬底138包括着陆侧142和管芯侧144。TSV管芯120还包括有源表面121和背侧表面123（参见图1h），并且可以发现，相对于着陆侧142，TSV管芯120的有源表面121更靠近管芯侧144。本领域技术人员应该理解，TSV管芯120包括具有集成电路和互连（未示出）的有源部分。根据若干不同实施例，TSV管芯120可以是任何合适的集成电路设备，包括但不限于微处理器（单核或多核）、存储器设备、芯片组、图形设备、专用集成电路。