[发明专利]DMA控制器以及数据读出装置

权利要求书

1.一种DMA控制器，从能读写的存储介质读出数据，所述DMA控制器具备：

读出开始地址寄存器，储存开始读出的读出开始地址；

读出数据尺寸寄存器，储存一个读出处理中读出的数据的尺寸；

偏移值寄存器，储存用于在所述一个读出处理结束之后更新所述读出开始地址的偏移值；

重复上限值寄存器，储存所述一个读出处理的重复次数的上限值；

重复计数寄存器，储存所述一个读出处理的重复次数；以及

结束通知单元，在该重复计数寄存器的储存值达到了所述重复上限值寄存器的储存值的情况下，输出表示该DMA控制器的处理结束了的意思的规定的中断信号。

2.根据权利要求1所述的DMA控制器，其特征在于，

所述结束通知单元还判断在所述一个读出处理中读出的数据是否与预先指定的数据一致，在一致的情况下输出所述中断信号。

3.根据权利要求1或者2所述的DMA控制器，其特征在于，

所述存储介质是闪存。

4.一种数据读出装置，包括CPU、第一DMA控制器、第二DMA控制器、外部存储器、外部存储器接口、第一内部存储器以及第二内部存储器，其中，

所述CPU在所述第一内部存储器中储存规定数量的由开始读出的读出开始地址和在一个读出处理中读出的数据的尺寸构成的命令参数的组，

所述第一DMA控制器从所述第一内部存储器依次取得所述命令参数的组，使所述外部存储器接口执行基于该命令参数的组的一个读出处理，

所述外部存储器接口将通过所述一个读出处理从所述外部存储器读出的数据传送到所述第二DMA控制器，

所述第二DMA控制器将从所述外部存储器接口传送的数据依次写入到所述第二内部存储器，并且判断所述传送的数据是否与预先由CPU指定的数据一致，在一致的情况下输出表示所述第一DMA控制器以及该第二DMA控制器的处理结束了的意思的规定的中断信号，

当输出了所述中断信号时，所述CPU访问所述第二内部存储器，检索所述指定的数据。

5.根据权利要求4所述的数据读出装置，其特征在于，

所述第一DMA控制器在所述第一内部存储器中不存在应取得的所述命令参数的组的情况下，输出所述中断信号。

6.根据权利要求4或者5所述的数据读出装置，其特征在于，

所述外部存储器是串行闪存。