[发明专利]集成电路的系统、架构和微架构(SAMA)表达方式

说明书

相关申请的交叉引用

本申请涉及共同拥有且同时提交的标题为“AUTOMATIC OPTIMAL INTEGRATED CIRCUIT GENERATOR FROM ALGORITHMS AND SPECIFICATION”的申请号为12/835,603的申请、标题为“AUTOMATIC OPTIMAL INTEGRATED CIRCUIT GENERATOR FROM ALGORITHMS AND SPECIFICATION”的申请号为12/835,621的申请、标题为“APPLICATION DRIVEN POWER GATING”的申请号为12/835,628的申请、标题为“SYSTEM,ARCHITECTURE AND MICRO-ARCHITECTURE(SAMA)REPRESENTATION OF AN INTEGRATED CIRCUIT”的申请号为12/835,631的申请和标题为“ARCHITECTURAL LEVEL POWER-AWARE OPTIMIZATION AND RISK MITIGATION”的申请号为12/835,640的申请，这些申请的内容通过引用而包含于此。

技术领域

本发明涉及针对定制集成电路(IC)或专用集成电路(ASIC)的中间表达方式的系统和方法。

背景技术

随着电子装置变得更加用户友好化，附加于这些电子装置的特征已经增多。例如，在针对嵌入式应用程序的典型硬件产品开发周期中，进行算法开发。接着，系统架构师对需要如何在产品中实现这些算法进行划分以便分析。传统上，该算法被转换成接近于硬件的诸如寄存器传输语言(RTL)等的低层级中间表达方式。

RTL通常用于电子设计行业以指代硬件描述语言中所使用的编码类型，其中该编码类型有效地确保了能够在诸如FPGA或ASIC等的给定硬件平台上对代码模型进行综合(转换成实际逻辑函数)。

存在许多可用于创建逻辑综合所用的RTL模块的硬件描述语言。最为普及的RTL建模语言中的一部分包括System Verilog、Verilog和VHDL。

美国专利申请20090144690公开了一种用于将C型编程语言程序转换成硬件设计的方法，其中该程序是一个或多个处理的算法表达方式。将C型编程语言程序编译成可综合硬件描述语言(HDL)设计。编译器将变量归类为使用默认存储器或定制存储器。该编程语言可以使用ANSI C，并且HDL可以是Verilog寄存器传输级语言(RTL)。根据可综合HDL设计所生成的硬件装置可以是专用集成电路(ASIC)或现场可编程门控阵列(FPGA)。

然而，RTL仍是硬件的低层级描述。因而，可能难以利用RTL来分析并且随后优化设计。

发明内容

在一个方面中，一种用于通过以下来自动生成定制集成电路设计即定制IC设计的系统和方法：接收所述定制IC的规格，所述规格包括所述定制IC要执行的计算机可读代码；生成所述定制IC的抽象作为系统、处理器架构和微架构表达方式即SAMA表达方式；将所述SAMA表达方式提供至至少具有架构优化视图、物理设计视图和软件工具视图的数据模型；通过迭代地更新所述SAMA表达方式和所述数据模型以自动生成针对计算机可读代码所独特定制的满足一个或多个制约的处理器架构，来优化所述处理器架构；以及，将所生成的架构综合为半导体制造所用的所述定制集成电路的计算机可读描述。