[发明专利]提高具有纳米颗粒的半导体互连的机械性质的方法

说明书

技术领域

本发明主要地涉及半导体集成电路和器件，并且更具体地涉及在半导体互连处理中应用纳米颗粒。

背景技术

基于半导体的器件和电路由硅晶片表面上的通常为晶体管的有源器件和互连它们的传导线的集合构成。这一接线集合通常称为后端工艺(BEOL)，而有源晶体管称为前端工艺(FEOL)。需要传导互连的复杂网络以便电接线大量器件，由此创建功能电路。这通过构建由绝缘介电介质中嵌入的金属线构成的多级结构来实现。现代高速互连通常由通过低介电常数(低k)材料相互绝缘的铜(Cu)导体构成。互连结构可以由多达十五个竖直堆叠的金属级构成而在级之间有称为过孔的传导路径。接线由它们的线宽和到最近邻居的距离表征。这一接线宽度和间隔之和称为节距。以如光刻确定的最小允许技术节距构建第一数个接线级。紧密节距允许构建最密集电路，而以最小节距的倍数构建更高级。这一分级结构在通常用于跨越芯片分发信号和功率的更高级允许也称为胖接线的粗字线。除了用作电绝缘体之外，介电材料提供用于多级结构的机械支撑。

目前，通常通过双大马士革处理形成Cu/低k多级结构如下：电介质材料被沉积为毯(blanket)膜、光刻图案化、然后反应离子蚀刻(RIE)从而创建沟槽和过孔二者。图案然后由难熔金属屏障(诸如Ta和TaNx)、继而由薄溅射铜籽晶层涂覆。籽晶层允许电化学沉积(ECD)厚铜层，该铜层填充孔。去除过量铜并且通过化学机械抛光(CMP)平坦化表面。最后，在图案化的铜线之上沉积也称为‘盖层’的薄电介质膜。在构建的更高级中的每级重复这一双大马士革工艺。

如摩尔定律预测的那样，半导体器件继续按比例缩减以便提高器件性能并且在衬底上放置更多晶体管。互连结果的对应按比例缩减引起与铜/低k互连关联的寄生电阻(R)和电容(C)的增加。RC乘积是BEOL向电路中引入的时间延迟的测量。为了减少RC延迟，使用低k和超低k(ULK)材料作为电介质。

典型类型的低k电介质是也称为SiCOH的有机硅酸盐玻璃材料。它由作为骨干的交联SiO₂式四面结构和作为用于降低可极化性、引入有孔性并且减少体积密度的端基团或者侧链的一些-CH₃或者-H构成。通常通过等离子体增强化学气相沉积(PECVD)工艺沉积低k电介质，该工艺混合用于牺牲造孔(porogen)的有机前体(例如环己烯等)和用于低k骨干结构的基质前体(例如十甲基环戊硅氧烷(decamethylcyclopentasiloxane)、甲基二乙氧基硅烷(diethoxymethylsilane)、二甲氧基二甲基硅烷(dimethyldimethoxysilane)、四甲基环四硅氧烷(tetramethylcyclotetrasilane)、八甲基环四硅氧烷(octamethylcyclotetrasilane)等)。在沉积步骤之后是用于去除松弛键合到低k骨干的挥发性有机造孔的紫外线(UV)固化工艺。因而向低k电介质中引入有孔性。此外，UV固化工艺也引起低k电介质的交联从而提高机械强度。然而已知ULK膜比它们的非有孔低k对应物在机械上更弱。有孔性和减少的介电常数伴随有膜的杨氏模量的减少。典型ULK模量依赖于有孔性的程度在2-8Gpa范围中从而使ULK膜在BEOL处理期间和在芯片封装期间尤其易受机械应力影响。

覆盖大马士革金属结构的顶部的电介质膜防止铜向外扩散到周围低k电介质中。从性能和可靠性的观点来看，盖层电介质的物理和机械性质(诸如击穿电压、与下层金属和电介质的粘合性、密封性、内部应力以及弹性模量)颇为重要。一般而言，与铜具有良好粘合性的机械压缩膜帮助抑制Cu电迁移并且提供在机械上鲁棒的结构。更密集的压缩模也往往具有更高击穿电压并且提供铜线的增强密封性和钝化。在高级半导体制造中使用的典型电介质屏障是非晶态碳氮化硅(SiCNH)。