[发明专利]具有静态弯曲部的斜坡堆栈芯片封装

说明书

技术领域

本公开一般涉及半导体芯片封装的设计。更具体地，本公开涉及包括在堆栈中布置的一组芯片和与该堆栈成一角度的斜坡组件并且在包括静态弯曲部的半导体管芯的末端片段处与该芯片通信的芯片封装。

背景技术

包括堆叠的半导体芯片的芯片封装与连接到印刷电路板的传统单独封装的芯片相比，可以提供显著较高的性能。这些芯片封装还提供某些优点，诸如以下能力：对于堆栈中的不同的芯片使用不同的处理、组合较高密度的逻辑和存储器、并且使用更小的功率传送数据。例如，实现动态随机存取存储器（DRAM）的芯片栈可以在基础芯片中使用高金属层计数、高性能的逻辑处理以实现输入/输出（I/O）和控制器功能，并且对于堆栈的其余部分可以使用一组较低金属层计数、专用于DRAM的处理后的芯片。以这种方式，组合的芯片集可以比以下各项具有更好的性能和更低的成本：包括使用DRAM处理制造的I/O和控制器功能的单个芯片；包括使用逻辑处理制造的存储电路的单个芯片；或通过尝试使用单个处理制作逻辑和存储器物理结构二者而构造的系统。

但是，可能难以获得堆叠的半导体芯片之间的低成本的、高性能的（例如，高带宽）互连。例如，可以使用在芯片栈中的表面上的暴露的接合焊盘之间的导线接合物电学地耦合半导体芯片，在芯片栈中，芯片彼此偏移以定义芯片边缘的阶梯。但是虽然可以使用低成本的装配技术来实现这些导线接合物，但是得到的导线接合物通常具有低带宽。

相反，硅通孔（TSV）通常具有比导线接合物更高的带宽。在TSV制造技术中，处理芯片以使得它们的有效面上的一个或多个金属层可导电地连接到它们的背面上的新的焊盘。然后，在堆栈中粘性地连接芯片，以使得一个芯片的背面上的新的焊盘与相邻的芯片的有效面上的对应焊盘构成导电接触。

但是，TSV通常比导线接合物具有更高的成本。这是因为TSV穿过芯片的有效的硅层。结果，TSV占据可能已被用于晶体管或布线的区域。此机会成本可能是大的。例如，如果TSV周围或外在直径是20μm，并且以30μm的间距放置TSV，则TSV耗费硅面积的大约45%。这大约将堆栈中的芯片中的任何电路的每面积成本翻倍。（事实上，开销可能甚至更大，因为电路通常散开以容纳TSV，这浪费更多的面积。）此外，制造TSV通常导致附加的处理操作，这也增大成本。

因此，需要一种提供堆叠的芯片的优点而没有如上所述的问题的芯片封装。

发明内容

本公开的一个实施例提供一种芯片封装。本芯片封装包括在垂直方向上在垂直堆栈中布置的一组半导体管芯，所述垂直方向基本上垂直于垂直堆栈中的第一半导体管芯。此外，第一半导体管芯之后的每个半导体管芯在水平方向上与垂直堆栈中的紧接之前的半导体管芯偏移一偏移值，从而定义垂直堆栈的一侧处的阶梯式的阶地（terrace）。此外，斜坡组件电学地并且刚性地机械地耦合到半导体管芯。此斜坡组件被放置在垂直堆栈的所述一侧上，并且大致平行于沿着阶梯式的阶地的方向，所述方向在水平方向和垂直方向之间。另外，半导体管芯的每一个包括静态弯曲部，以使得半导体管芯的每一个的末端片段平行于所述方向并且机械地耦合到斜坡组件。

注意，与弯曲部相关联的半导体管芯的每一个中的应力可以小于半导体管芯的屈服强度。此外，可以定义半导体管芯的每一个的厚度以使得半导体管芯的每一个具有便于弯曲部的弯曲力矩。

可以使用各种技术将斜坡组件电学地耦合到半导体管芯。例如，可以诸如在半导体管芯的每一个的末端片段处将斜坡组件焊接到半导体管芯的每一个。可替换地或另外，斜坡组件可以通过微弹簧和/或各向异性的导电膜电学地耦合到半导体管芯的每一个的末端片段。此外，在一些实施例中，斜坡组件可以使用电容地耦合的接近通信来在斜坡组件和半导体管芯的每一个的末端片段之间耦合电信号。

在一些实施例中，斜坡组件包括：光学波导，被配置为沿着所述方向传送光学信号；和一组光学耦合元件，其中所述光学耦合元件组中的给定光学耦合组件可以将光学信号光学地耦合到所述一组半导体管芯中的给定半导体管芯的末端片段。注意，光学地耦合可以包括光学接近通信。

此外，各种技术可以用来对准芯片封装中的组件。例如，半导体管芯的每一个的末端片段的表面可以包括蚀刻坑，并且对于半导体管芯中的每个蚀刻坑，斜坡组件包括对应的蚀刻坑。此外，芯片封装可以包括一组球，其中所述一组球中的给定球机械地耦合末端片段的表面中的蚀刻坑和斜坡组件中的对应蚀刻坑。

另一个实施例提供包括芯片封装的电子设备（诸如计算机系统）。