[发明专利]包括具有增强的分析和调试能力的可编程逻辑分析仪的集成电路及方法

权利要求书

1.一种装置，包括：

集成电路，其包括：

逻辑分析仪，其具有接收多个信号的第一输入端和用于提供对于由所述逻辑分析仪对至少一个触发事件的检测的指示的输出端；以及

内置自测试BIST块，其具有用于接收出现在所述逻辑分析仪的所述第一输入端的信号中的一个或多个的第一输入端、耦合到所述逻辑分析仪的所述输出端以选择性地启用所述BIST块的第二输入端，所述BIST块基于其所述第一输入端和所述第二输入端生成并保持签名。

2.如权利要求1所述的装置，其中所述BIST块包括用于提供所保持的签名的输出端，所述BIST块的所述输出端被耦合到所述逻辑分析仪，用于在其中采样或存储。

3.如权利要求1所述的装置，其中所述逻辑分析仪包括多路复用器块，所述多路复用器块具有耦合到所述逻辑分析仪的所述第一输入端的输入端，且所述BIST块的所述第一输入端被耦合到所述多路复用器电路的输出端。

4.如权利要求1所述的装置，其中所述逻辑分析仪包括多路复用器块和存储器控制器块，所述多路复用器块具有耦合到所述逻辑分析仪的所述第一输入端的输入端，所述存储器控制器块具有耦合到所述多路复用器块的输出端的第一输入端和耦合到所述BIST块的所述输出端的第二输入端。

5.如权利要求1所述的装置，其中所述BIST块包括多输入移位寄存器，且保持在所述BIST块中的签名被保持在所述多输入移位寄存器中。

6.如权利要求1所述的装置，其中所述BIST块包括时钟输入端，使得当所述BIST块被所述逻辑分析仪启用时，当每次发生出现在所述BIST块的所述时钟输入端的信号的触发边沿时，所述BIST块生成新的签名。

7.如权利要求1所述的装置，还包括动作块，所述动作块具有耦合到所述逻辑分析仪以接收对所述至少一个触发事件的检测的指示的输入端以及耦合到所述BIST块的所述第二输入端的输出端，所述动作块在其所述输出端根据预定功能生成基于所述动作块的输入的信号，所述预定功能是可配置的。

8.如权利要求1所述的装置，还包括多个BIST块，每个BIST块具有用于接收与所述逻辑分析仪相关联的一个或多个信号的第一输入端、耦合到所述逻辑分析仪用于启用所述BIST块的第二输入端和耦合到所述逻辑分析仪的输出端，其中，每个BIST块部分地基于其第一输入端和第二输入端单独和独立地生成并保持签名。

9.一种集成电路，包括：

逻辑分析仪，其具有用于接收多个信号的第一输入端和用于提供出现在所述第一输入端的信号的所选择的样本的第一输出端；以及

签名生成器，其具有耦合到所述逻辑分析仪的第一输入端，以接收出现在所述签名生成器的所述第一输入端的信号中的一个或多个，并且所述签名生成器具有耦合到所述逻辑分析仪用于向其提供签名的输出端。

10.如权利要求9所述的集成电路，其中所述逻辑分析仪包括生成指示检测到由所述逻辑分析仪监测的事件的事件信号，所述签名生成器包括用于启用所述签名生成器以生成新的签名的启用输入端，并且所述事件信号被耦合到所述签名生成器的所述启用输入端。

11.如权利要求10所述的集成电路，还包括动作块，所述动作块具有耦合到所述逻辑分析仪以接收所述事件信号的输入端和耦合到所述签名生成器的所述启用输入端的输出信号，所述动作块根据预定功能至少部分地基于其输入信号来生成所述输出信号。

12.如权利要求12所述的集成电路，其中所述预定功能是可编程的。

13.如权利要求9所述的集成电路，其中所述逻辑分析仪包括多路复用器电路和存储器控制电路，所述多路复用器电路具有耦合到所述逻辑分析仪的所述第一输入端的输入端，所述存储器控制电路具有耦合到所述多路复用器块的输出端的第一输入端和耦合到所述签名生成器用于从其接收签名的第二输入端。

14.如权利要求9所述的集成电路，其中所述签名生成器接收时钟信号，并且所述签名生成器当被启用时响应于所述时钟信号的每个触发边沿生成新的签名。

15.如权利要求10所述的集成电路，其中所述签名生成器被所述逻辑分析仪选择性地启用。