[发明专利]闸流管随机存取存储器装置及方法

说明书

优先权申请

本专利申请案主张2010年6月29日提出申请的第12/826,323号美国申请案的优先权权益，所述美国申请案以引用的方式并入本文中。

背景技术

闸流管随机存取存储器(TRAM)提供不需要存储电容器来存储存储器状态的存储器结构。然而，装置配置至今使用相当大量的表面积。需要装置配置的改善以进一步改善存储器密度。另外，期望使用可靠且有效的制造方法来形成装置。

附图说明

图1展示根据本发明的实施例的实例性方法的流程图。

图2A展示根据本发明的实施例的半导体存储器装置。

图2B展示根据本发明的实施例的若干个半导体存储器装置。

图3A展示根据本发明的实施例的存储器装置的示意性配置。

图3B展示根据本发明的实施例的存储器装置的另一示意性配置。

图3C展示根据本发明的实施例的存储器装置的另一示意性配置。

图4展示根据本发明的实施例的半导体存储器装置。

图5A展示根据本发明的实施例的形成存储器装置中的制造阶段。

图5B展示根据本发明的实施例的形成存储器装置中的另一制造阶段。

图5C展示根据本发明的实施例的形成存储器装置的另一制造阶段。

图6展示根据本发明的实施例的形成存储器装置中的制造阶段。

图7展示根据本发明的实施例的半导体存储器装置的实例性控制线配置。

图8展示根据本发明的实施例的半导体存储器装置的另一实例性配置。

图9展示根据本发明的实施例的半导体存储器装置的另一实例性配置。

图10展示根据本发明的实施例的半导体存储器装置的另一实例性配置。

图11展示根据本发明的实施例的半导体存储器装置的另一实例性配置。

具体实施方式

在本发明的以下详细描述中，参考形成本发明的一部分且其中以图解说明方式展示可实践本发明的特定实施例的附图。足够详细地描述这些实施例以使所属领域的技术人员能够实践本发明。可利用其它实施例且可做出化学、结构、逻辑、电改变等。

在以下描述中所使用的术语“晶片”及“衬底”包括具有借助其形成装置或集成电路(IC)结构的经暴露表面的任何结构。术语“衬底”应理解为包括半导体晶片。术语“衬底”还用于指代在处理期间的半导体结构且可包括已制作于其上的例如绝缘体上硅(SOI)等其它层。晶片及衬底两者均包括经掺杂及未经掺杂的半导体、由基底半导体或绝缘体支撑的外延半导体层以及所属领域的技术人员众所周知的其它半导体结构。术语“导体”应理解为包括半导体，且术语“绝缘体”或“电介质”经界定为包括导电性低于称作导体的材料的任何材料。

本申请案中所使用的术语“水平”经界定为平行于晶片或衬底的常规平面或表面的平面，而不管所述晶片或衬底的定向如何。术语“垂直”指代垂直于如上文所界定的水平的方向。关于常规平面或表面在晶片或衬底的顶表面上而界定例如“在...上”、“侧”(如在“侧壁”中)、“高于”、“低于”、“在...上方”及“在...下方”的介词，而不管所述晶片或衬底的定向如何。因此，以下详细描述不应视为具有限制意义，且本发明的范围仅由所附权利要求书连同授予此权利要求书的等效内容的全部范围加以界定。

期望提供可按对高存储器密度的增加的需求缩放的存储器单元。还期望此些方法生产高效且成本低廉。

图1展示根据本发明的实施例的形成存储器单元的实例性方法。在后续各图中展示且在下文更详细地描述使用此方法及其它方法形成的特定单元配置。在操作10中，在第一类型半导体部分中形成沟道以形成“U”形部分。在操作20中，在所述沟道内形成电介质材料，且在操作30中，在所述电介质材料上方形成控制线。在操作30中，将第二类型半导体植入到所述“U”形部分的顶部部分中以形成一对经植入区。操作50叙述在所述经植入区中的一者上方形成上部第一类型半导体部分。

根据本发明的实施例的植入并不需要深植入。植入操作进入到衬底中越深，则对结晶半导体晶格造成损坏的机会越大。因此，较深植入区可不像具有较少晶格损坏的浅植入区那样有效地操作。浅植入通常还更易于产生。