[发明专利]用于晶粒对晶粒接合的积体电路以及测试晶粒对晶粒接合的方法

说明书

发明领域

本说明书内所揭示的一或更多实施例关于积体电路(IC)。更特别地，一或更多实施例关于测试包含多个晶粒的积体电路。

背景

在制造积体电路(IC)时，瑕疵会发生于晶粒内的可能性大体上随着使用于配置该积体电路的晶粒尺寸增加而增加。在积体电路内发生也称之为“缺陷”的制造瑕疵可导致该积体电路操作能力降低或完全不作用。基于这个理由，相对于单一块晶粒，以多晶粒积体电路形式配置积体电路可更具有成本效益。

大体上，多晶粒积体电路系使用耦接在一起的多个晶粒而成并放置于单一封装内。发生于一多晶粒积体电路的晶粒中的任一者内的制造缺陷只使得那个晶粒无法操作。因此，在多晶粒积体电路内，相较于在由单一较大晶粒所构成的积体电路内发生缺陷时，制造缺陷使得较少晶粒区域无法使用。

尽管多晶粒积体电路的使用可增加该最终产品的良率，多晶粒积体电路仍必须进行彻底地测试。例如，被结合以形成该多晶粒积体电路结构的不同晶粒间的连接性必须坚固可靠。否则，涉及每一个构成晶粒的整个多晶粒积体电路变得无法使用。

发明内容

本说明书内所揭示的一或更多实施例关于积体电路(IC)，且更特别地，关于测试包含多个晶粒的积体电路。根据一实施例，积体电路包含第一晶粒；第二晶粒，其中，该第一晶粒系堆迭于该第二晶粒顶上；多个晶粒间连线；放置于该第二晶粒顶上的第一探针垫片；及放置于该第二晶粒顶上的第二探针垫片。每一个晶粒间连线包括放置于该第一晶粒及该第二晶粒间以耦接该第一晶粒至该第二晶粒的微凸块。该第一探针垫片系耦接至第一微凸块，该第二探针垫片系耦接至第二微凸块，以及该第一晶粒被架构以建立将该第一微凸块耦接至该第二微凸块的内连线。

在一些实施例中，该内连线为固定的。在其它的实施例中，该内连线系借由载入组态资料至该第一晶粒中以使用该第一晶粒的可程式电路而形成。

在一些实施例中，该第二晶粒是主要由至少一个被动金属层所构成的中介层，其将该第一晶粒耦接到该第一或第二探针垫片的至少一者。在其它的实施例中，该第二晶粒是包括该将第一晶粒选择性地耦接至该第一或第二探针垫片的至少一者的一或更多开关的主动结构。

在一些实施例中，该多个晶粒间连线中的至少一者在该第二晶粒内包括直通硅晶穿孔(TSV)；该直通硅晶穿孔的第一末端系耦接至该第一微凸块且该直通硅晶穿孔的第二末端透过该第二晶粒延伸至与其上放置该第一及第二探针垫片的表面相对的第二晶粒表面。该第一探针垫片使用该直通硅晶穿孔来耦接至该第一微凸块。

进一步描述了一种测试这些积体电路之方法，包括：测试多个晶粒间连线中的一者；侦测在该晶粒间连线的测试期间是否发生缺陷；及回应于侦测到该缺陷的发生，标示多晶粒积体电路为包含缺陷晶粒间连线。该第一晶粒可以使用半固定接合技术来最初地接合至该第二晶粒，该方法进一步包括：当该多晶粒积体电路被标示为包含缺陷晶粒间连线时，再处理该晶粒间连线。测试这些积体电路之另一种方法包括：测试多个晶粒间连线中的每一者；侦测在该晶粒间连线的测试期间是否发生缺陷；及回应于侦测到没有该缺陷的发生，将该第一晶粒固定接合至该第二晶粒。侦测缺陷是否发生包括例如决定测试讯号是否自该第一探针垫片传送至该直通硅晶穿孔。

在一些实施例中，该第二晶粒包括透过该第二晶粒延伸的第一直通硅晶穿孔(TSV)，该第一直通硅晶穿孔的第一末端耦接到该第一微凸块并且第二末端耦接到第一封装凸块。该第二晶粒进一步包括透过该第二晶粒延伸的第二直通硅晶穿孔，该第二直通硅晶穿孔的第一末端耦接到该第二微凸块并且第二末端耦接到第二封装凸块。

这些积体电路可以借由以下来测试：测试多个晶粒间连线的一者来；侦测在该晶粒间连线的测试期间是否发生缺陷；及回应于侦测到该缺陷的发生，标示多晶粒积体电路为包含缺陷晶粒间连线。在一些实施例中，该第一晶粒系使用半固定接合技术来最初地接合至该第二晶粒，该方法进一步包括：当该多晶粒积体电路被标示为包含缺陷晶粒间连线时，再处理该晶粒间连线。另一种方法包含测试多个晶粒间连线中的每一者；侦测在该晶粒间连线的测试期间是否发生缺陷；及回应于侦测到没有该缺陷的发生，将该第一晶粒固定接合至该第二晶粒。侦测缺陷是否发生可包括决定提供至该第一封装凸块的测试讯号是否传送至该第二封装凸块。

一或更多其它实施例可包含一种测试多晶粒积体电路的方法。该方法可包含测试该多晶粒积体电路中的晶粒间连线，其中，该晶粒间连线包含耦接第一晶粒至第二晶粒的微凸块。该方法也可包含侦测在该晶粒间连线测试期间是否发生缺陷。回应于侦测到该缺陷，该多晶粒积体电路可被标示为包含缺陷晶粒间连线。