[发明专利]用于堆叠的芯片组件的芯片焊盘和Z-互连之间的电接触点

说明书

相关申请的交叉引用

本申请要求R.Co等于2010年5月19日提交的、美国临时专利申请61/395,987、发明名称为“Electrical connector between die pad and Z-interconnect for stacked die assemblies”的优先权，其通过参考包括于此。

本申请与以下申请相关：R.Co等于2008年11月25日提交的、美国专利申请12/323,288、发明名称为“Semiconductor die separation method”的申请；S.J.S McElrea等于2008年5月20日提交的、美国专利申请12/124,077、发明名称为“Electrically interconnected stacked dieassemblies”的申请；S.J.S McElrea等于2008年6月19日提交的、美国专利申请12/142,589、发明名称为“Wafer level surface passivation of stackable integrated circuit chips”的申请；T.Caskey等于2008年5月20日提交的、美国专利申请12/124,097、发明名称为“Electricalinterconnect formed by pulse dispense”的申请；以及J.Leal于2009年12月9日提交的、美国专利申请12/634,598、发明名称为“Semiconductor die interconnect formed by aerosolapplication of electrically conductive material”的申请。

背景技术

本发明涉及制备用于堆叠的芯片组件中的电互连的半导体芯片，以及涉及由此制备的芯片和包含由此制备的芯片的芯片组件。

芯片的堆叠中的芯片彼此之间的互连(“芯片-芯片互连”；“z-互连”)或者芯片或芯片堆叠与衬底的互连(“芯片-衬底互连”)存在很多挑战。例如，集成电路位于芯片的“有源面”上，暴露的焊盘位于芯片的有源面上用于与其他芯片或衬底电互连。当芯片被堆叠时，特别地当具有相同的或近似的尺寸的芯片被彼此堆叠时，堆叠中的一个芯片可能遮掩另一个芯片上的焊盘，使得它们无法互连。

提供的某芯片具有沿着一个或多个芯片边沿的芯片焊盘，这些芯片可被称作外围焊盘芯片。提供的其他芯片具有在接近芯片的中心处布置为一行或两行的芯片焊盘，这些芯片可被称作中心焊盘芯片。芯片可被重新排列以在或接近一个或多个芯片的边缘提供互连焊盘的适当布置。

沿此布置互连焊盘的芯片边缘可被称作“互连边缘”；在与互连边缘相邻的有源面上的芯片的边沿可被称作“互连边沿”；与互连边缘相邻的芯片的侧壁可被称作“互连侧壁”。

已经提出多种类型的芯片互连，其中包括倒装互连、引线键合互连和带键合(tab bond)互连。

在堆叠的芯片组件中采用引线键合互连的，在第一芯片上堆叠额外的芯片之前，可形成引线键合以连接第一芯片的有源面上的焊盘。典型地，在第一芯片的有源面上提供垫片以防止第二芯片对第一芯片上的线环的干扰。

例如，在美国专利5,675,180及其后代、美国专利7,215,018和美国专利7,245,021中描述了除引线键合、焊台或载带之外的其他芯片z-互连的方式。

特别地，例如美国专利7,245,021描述了“离片(off-die)”互连，采用与芯片上的外围位点电连接并凸出越过芯片边缘的互连端子；通过导电聚合物元件形成芯片的z-互连，其中互连端子的凸出部分延伸至导电聚合物元件中。

在芯片的分割之前，可有利地在晶片级实施某些工艺步骤。在芯片制备的某阶段，晶片被切割以分割芯片。即，晶片被切割(例如，通过沿着芯片的有源电路区域之间的“道”割锯晶片)以在晶片支撑物上形成芯片阵列(“晶片阵列”)。然后，分割的芯片可被分别地操作(例如，通过使用“取放”工具)用于进一步的处理。

上面参考的美国专利申请12/124,077描述了各种芯片堆叠配置，其中包括偏置芯片堆叠和交错芯片堆叠，以及包括堆叠中的各个芯片具有不同的尺寸的堆叠。

上面参考的美国专利申请12/142,589描述了用于在晶片或晶片阵列级在芯片表面上钝化(形成电绝缘)的方法。