[发明专利]具有含垂直位线和字线的有效解码的读/写元件的3D阵列的非易失性存储器

说明书

技术领域

本申请的主题是可再编程非易失性存储器单元阵列的结构、使用和制作，更具体地，是在半导体基板上形成的存储器存储元件的三维阵列。

背景技术

利用闪存的可再编程非易失性大容量数据存储系统的使用广泛用于存储计算机文件的数据、相机图片和由其他类型的主机产生和/或使用的数据。闪存的流行形式是通过连接器可移除地连接到主机的卡。存在商业上可获得的许多不同的闪存卡，其例子是以商标CompactFlash(CF)、MultiMediaCard(MMC)、Secure Digital(SD)、miniSD、microSD、Memory Stick、Memory StickMicro、xD-Picture Card、SmartMedia和TransFlash等销售的那些闪存卡。这些卡根据其规范具有特有的机械插头和/或电接口，并且插入作为主机的部分提供的或者与主机连接的匹配插座中。

广泛使用的另一形式的闪存系统是作为小的伸长的封装中的手持存储器系统的快闪驱动器，该封装具有通用串行总线（USB）插头，用于通过将该插头插入主机的USB插座中而与主机连接。本申请的受让人SanDisk公司以其Cruzer、Ultra和Extreme Contour商标销售快闪驱动器。在另一形式的闪存系统中，大量的存储器永久地安装在主机系统内，比如在笔记本计算机内，代替通常的盘驱动器大容量数据存储系统。这三种形式的大容量数据存储系统中的每个通常包括同一类型的闪存阵列。其每个还通常包括其自身的存储器控制器及驱动器，但还存在某些仅存储器系统(memory only system)，这些仅存储器系统替代地至少部分地由该存储器所连接到的主机所执行的软件来控制。闪存通常形成在一个或多个集成电路芯片上，且控制器通常形成在另一电路芯片上。但是在包含控制器的某些存储器系统中，尤其在嵌入主机内的那些存储器系统中，存储器、控制器及驱动器通常形成在单个集成电路芯片上。

存在通过其在主机与闪存系统之间传送数据的两种主要技术。在该两种技术之一中，由该采统产生或接收的数据文件的地址被映射到为该系统创建的连续逻辑地址空间的不同范围中。该地址空间的广度通常足以覆盖该系统能够处置的地址的全部范园。作为一个实例，磁盘存储驱动器通过这样的逻辑地址空间与计算机或其它主机系统通信。主机系统通过文件分配表(FAT)记录（keep track of）分配给其文件的逻辑地址，且存储器系统维持那些逻辑地址到其中存储了数据的物理存储器地址的映射。大多数商业上可获得的存储卡和闪存驱动器利用此类型的接口，因为其模拟主机普遍接口到的磁盘驱动器的接口。

在该两种技术中的第二者中，唯一地标识由电子系统产生的数据文件，且通过在文件内的偏移而逻辑寻址其数据。然后，在存储器系统内将这些文件标识符直接映射到物理存储器位置。在别处、比如在US 2006/0184720 A1号专利申请公开中描述和对比了这两种类型的主机/存储器系统接口。

闪存系统通常利用具有存储器单元的阵列的集成电路，这些存储器单元根据其中所存储的数据各自存储控制存储器单元的阈值水平的电荷。导电的浮置栅极最普遍地被提供为存储器单元的用以存储该电荷的部分，但替代地使用介电电荷俘获材料。对于用于大容量存储系统的存储器单元阵列，通常优选NAND结构。诸如NOR的其它架构通常替代地用于小容量存储器。通过参考美国专利5,570,315、5,774,397、6,046,935、6,373,746、6,456,528、6,522,580、6,643,188、6,771,536、6,781,877及7,342,279号可获得作为闪存系统的部分的NAND快闪阵列及其操作的实例。

多年以来，存储器单元阵列中所存储的每一位数据所必需的集成电路面积的量已显著减小，且目标仍是进一步减小此面积。因此，闪存系统的成本和大小也在减小。NAND阵列架构的使用有助于此，但也已采用其它途径来减小存储器单元阵列的大小。这些其它途径之一是：在半导体基板上形成在不同平面中一个在另一个之上的多个二维存储器单元阵列，替代更典型的单个阵列。在美国专利7,023,739及7,177,191号中给出了具有多个堆叠的NAND闪存单元阵列平面的集成电路的实例。