[发明专利]在衬底上形成图案的方法

说明书

技术领域

本文中所揭示的实施例涉及在衬底上形成图案的方法。

背景技术

集成电路通常在诸如硅晶片或其它半导电材料等半导体衬底上形成。一般来说，利用为半导电、导电或绝缘的各种材料来形成集成电路。举例来说，使用各种工艺对各种材料进行掺杂、离子植入、沉积、蚀刻、生长等等。半导体处理中的持续目标是继续努力减小个别电子组件的大小，由此使得更小且更密集的集成电路成为可能。

一种用于图案化和处理半导体衬底的技术是光学光刻术。此包含通常称为光致抗蚀剂的可图案化掩模的沉积。此些材料可经处理以修改其在某些溶剂中的溶解性，且由此可容易地用于在衬底上形成图案。举例来说，可通过辐射图案化工具(例如掩模或光罩(reticle))中的开口使光致抗蚀剂的多个部分暴露于光化能，以与所沉积状态的溶解性相比改变暴露区域对未暴露区域的溶剂溶解性。此后，视光致抗蚀剂的类型而定，可移除暴露区域或未暴露区域，由此在衬底上留下光致抗蚀剂的掩模图案。可(例如)通过蚀刻或离子植入来处理下伏衬底的紧挨着遮蔽部分的邻近区，以实现邻近掩模材料的衬底的所要处理。在某些情形下，利用光致抗蚀剂的多个不同层和/或光致抗蚀剂与非辐射敏感掩模材料的组合。此外，可在不使用光致抗蚀剂的情况下在衬底上形成图案。

不断减小特征大小对用以形成所述特征的技术提出愈来愈高的要求。举例来说，通常使用光学光刻来形成图案化特征，例如导电线。通常称为“节距”的概念可结合与其直接邻近的空间来阐述重复特征的大小。节距可定义为在直线截面中重复图案的两个相邻特征中的相同点之间的距离，由此包含特征和空间到下一直接邻近特征的最大宽度。然而，由于诸如光学和光或辐射波长等因素，光学光刻技术往往有最小节距，低于所述最小节距则特定光学光刻技术便不能可靠地形成特征。因此，光学光刻技术的最小节距是使用光学光刻不断减小特征大小的障碍。

节距加倍或节距倍增是一种用于使光学光刻技术的能力延伸超出其最小节距的方法。此通常通过沉积一种或一种以上间隔物形成材料来形成比最小光学光刻分辨率窄的特征，以具有小于最小可能光学光刻特征大小者的总横向厚度。通常各向异性蚀刻间隔物形成材料来形成亚光刻特征，且接着从衬底蚀刻掉以最小光学光刻特征大小所形成的特征。

使用节距实际上减半的此技术，节距的此减小照惯例称作节距“加倍”。更一般来说，“节距倍增”涵盖节距增加两倍或两倍以上以及不为整数的分数值。因此，照惯例，节距“倍增”某一因数实际上涉及使节距减小所述因数。

发明内容

附图说明

图1是在本发明实施例的工艺中衬底的示意性截面图。

图2是图1衬底在图1所示的处理步骤之后的处理步骤处的视图。

图3是图2的聚合物的放大视图。

图4是图2衬底在图2所示的处理步骤之后的处理步骤处的视图。

图5是图4衬底在图4所示的处理步骤之后的处理步骤处的视图。

图6是在本发明实施例的工艺中替代实施例衬底的示意性截面图。

图7是图6衬底在图6所示的处理步骤之后的处理步骤处的视图。

图8是图7衬底在图7所示的处理步骤之后的处理步骤处的视图。

图9是在本发明实施例的工艺中衬底的示意性截面图。

图10是图9衬底在图9所示的处理步骤之后的处理步骤处的视图。

图11是在本发明实施例的工艺中衬底的示意性截面图。

图12是图2的衬底的替代实施例衬底的视图。

图13是图2的衬底的另一替代实施例衬底的视图。

具体实施方式

首先参照图1到5阐述本发明一些实施例的在衬底上形成图案的实例性方法。参照图1，一般使用参考编号10指示衬底片段。此可包括半导体或其它衬底。在本文件的上下文中，术语“半导体衬底”或“半导电衬底”定义为指包括半导电材料的任一构造，所述半导电材料包含(但不限于)诸如半导电晶片等块体半导电材料(单独或在其上包括其它材料的组合件中)和半导电材料层(单独或在包括其它材料的组合件中)。术语“衬底”是指任一支撑结构，其包含(但不限于)上文所阐述的半导电衬底。额外实例包含石英、蓝宝石等。