[发明专利]用同步耦合编程非易失性存储器

说明书

技术领域

本发明涉及编程非易失性存储器。

背景技术

半导体存储器器件已经变得更普遍用在各种电子设备中。例如，非易失性半导体存储器用在蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备和其他设备中。电可擦除可编程只读存储器（EEPROM）和闪存是最普遍的非易失性半导体存储器之中的。

EEPROM和闪存两者利用位于半导体基板中的沟道区域之上并与该沟道区域隔离的浮置栅极。该浮置栅极位于源极和漏极区域之间。在浮置栅极之上并与该浮置栅极隔离地提供控制栅极。晶体管的阈值电压由浮置栅极上保留的电荷量控制。即，在晶体管道通之前必须施加到控制栅极以允许在其源极和漏极之间导电的最小电压量由浮置栅极上的电荷水平控制。

当编程EEPROM或者闪存器件时，通常编程电压被施加到控制栅极，并且位线接地。来自沟道的电子被注入浮置栅极中。当电子在浮置栅极中累积时，浮置栅极变得负充电（negatively charged），并且存储器单元的阈值电压升高，使得存储器单元处于被编程状态。可以在题为“Source Side Self Boosting Technique for Non-Volatile Memory”的美国专利6,859,397和题为“Detecting Over Programmed Memory”的美国专利6,917,542中找到关于编程的更多信息，这两个专利通过全部引用被合并于此。

一些EEPROM和闪存器件具有用于存储两个范围的电荷的浮置栅极，因此，可以在两个状态之间编程/擦除存储器单元：对应于数据“1”和数据“0”的被擦除状态和被编程状态。这样的器件被称为二进制器件。

通过识别多个不同的允许阈值电压范围来实现多状态存储器单元。每个不同的阈值电压范围对应于针对该数据位集的预定值。被编程到存储器单元中的数据和存储器单元的阈值电压范围之间的具体关系依赖于对存储器单元采用的数据编码方案。例如，美国专利号6,222,762和美国专利申请公开号2004/0255090描述了对于多状态闪存单元的各种数据编码方案，两者通过全部引用被合并于此。

为了将编程电压施加到被编程的单元的控制栅极，将该编程电压施加在适当的字线上。在NAND闪存中，该字线还连接到利用同一字线的每个NAND串中的一个单元。当希望编程字线上的一个存储器单元（或者存储器单元的子集）而不编程连接到同一字线的其他存储器单元时，出现问题。因为编程电压被施加到连接到字线的所有存储器单元，所以该字线上的未被选择的单元（不将被编程的存储器单元）可能变得无意地被编程。所选字线上的未选存储器单元的非意图的编程被称为“编程干扰”。

可以采用几种技术来防止编程干扰。在已知为“自升压”的一种方法中，在编程期间，未选位线被电隔离，并且通过电压（例如7-10伏）被施加到未选字线。未选字线耦接到未选位线，致使电压存在于未选位线的沟道中，这趋向于降低编程干扰。自升压致使电压升压存在于沟道中，这趋向于降低在隧道氧化物两端的电压，并因此降低编程干扰。

避免编程干扰的其他技术包括局部自升压（“LSB”）和擦除区域自升压（“EASB”）。LSB和EASB两者试图将先前编程的存储器单元的沟道与被禁止的存储器单元的沟道隔离。利用LSB技术，被编程的存储器单元的位线接地，并且具有被禁止的存储器单元的串的位线处于Vdd。在所选字线上驱动编程电压。与所选字线相邻的字线处于零伏，并且其余未选字线处于Vpass。EASB类似于LSB，只是仅源极侧相邻字线处于零伏。修正擦除区域自升压（“REASB”）是关于EASB的变型。

利用升压和编程技术的每个，需要在字线上驱动信号。通常，字线具有不可忽略的电阻和电容，由此导致相当大的RC时间常数。从而，整体NAND快闪写速度被系统必须等待字线达到目标编程电压的时间量而降低。如果系统不减慢写处理以完全适应字线的RC延迟，则被编程在给定编程电压的存储器单元的阈值电压分布（“自然Vt分布”）将经历展宽。在连接到驱动器的字线的末尾附近的存储器单元通常具有更高的阈值电压，而在该字线的另一端的存储器单元将具有更低的阈值电压。更宽的自然Vt分布可能具有多种有害影响，比如更慢的数据编程、更差的编程干扰或者更宽的最终编程的分布。

附图说明

图1是NAND串的顶视图。

图2是NAND串的等效电路图。

图3是非易失性存储器系统的框图。

图4是绘出存储器阵列的一个实施例的框图。