[发明专利]在存储器装置及系统中确定及使用软数据

说明书

技术领域

本发明大体来说涉及半导体存储器装置、方法及系统，且更明确地说涉及用于在存储器装置及系统中确定及使用软数据的方法、装置及系统。

背景技术

通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路及/或外部可抽换式装置。存在许多不同类型的存储器，其包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)及快闪存储器等等。

快闪存储器装置可作为易失性及非易失性存储器用于宽广范围的电子应用。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。快闪存储器的使用包含用于固态驱动器(SSD)、个人计算机、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器)及电影播放器以及其它电子装置的存储器。数据(例如程序代码、用户数据及/或例如基本输入/输出系统(BIOS)的系统数据)通常存储于快闪存储器装置中。

两种常见类型的快闪存储器阵列架构为“NAND”及“NOR”架构，如此称谓是因为布置每一者的基本存储器单元配置的逻辑形式。NAND阵列架构将其存储器单元阵列布置成矩阵，使得所述阵列的一“行”中的每一存储器单元的控制栅极耦合到(且在一些情形中形成)存取线，所述存取线在此项技术中通常称为“字线”。然而，每一存储器单元并非由其漏极直接耦合到数据线(其在此项技术中通常称为数字线，例如位线)。而是，所述阵列的存储器单元在共用源极与数据线之间源极到漏极地串联耦合在一起，其中共同耦合到特定数据线的存储器单元称为“列”。

NAND阵列架构中的存储器单元可经编程到目标(例如，所要)状态。举例来说，可将电荷放置于存储器单元的电荷存储节点上或从所述电荷存储节点移除以将所述单元置于若干个经编程状态中的一者中。举例来说，单电平单元(SLC)可表示两个状态，例如1或0。快闪存储器单元还可存储两个以上状态，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110及1110。此些单元可称为多电平单元(MLC)。MLC可允许在不增加存储器单元的数目的情况下制造较高密度存储器，这是因为每一单元可表示一个以上数字，例如，一个以上位。举例来说，能够表示四个数字的单元可具有十六个经编程状态。

感测操作(例如，读取及/或编程检验操作)使用感测电压来确定快闪存储器单元的状态。然而，若干个机制(例如读取干扰、编程干扰及/或电荷损失(例如，电荷泄露))可致使存储器单元的电荷存储节点上的所存储电荷(例如，阈值电压(Vt))改变。由于所述所存储电荷的改变，先前所使用的感测电压(例如，在于所述所存储电荷的改变发生之前执行的感测操作期间使用的感测电压)可不再提供对存储器单元的准确及/或可靠的感测。即，当在于所述所存储电荷的改变发生之后执行的感测操作期间使用时，先前所使用的感测电压可导致对存储器单元的错误感测。举例来说，使用先前感测电压可导致对存储器单元处于除目标状态以外的状态(例如，不同于所述单元曾被编程到的状态的状态)中的确定。

发明内容

附图说明

图1是根据本发明的一个或一个以上实施例的非易失性存储器阵列的一部分的示意图。

图2图解说明根据本发明的一个或一个以上实施例的若干个阈值电压分布及感测电压的图示。

图3图解说明根据本发明的一个或一个以上实施例的若干个阈值电压分布及感测电压的图示。

图4是图解说明根据本发明的一个或一个以上实施例的用于操作存储器装置的方法的流程图。

图5图解说明根据本发明的一个或一个以上实施例的存储器装置的框图。

具体实施方式

本发明包含用于在存储器装置及系统中确定及使用软数据的方法、装置及系统。一个或一个以上实施例包含存储器单元阵列及耦合到所述阵列的控制电路。所述控制电路经配置以使用若干个感测电压对所述存储器单元执行若干个感测操作以确定与所述存储器单元的目标状态相关联的软数据，且至少部分地基于所述所确定的软数据来调整用以确定所述目标状态的感测电压。