[发明专利]包括选择/差分阈值电压特征的非易失性存储器感测的系统和方法

权利要求书

1.一种感测电路，包括：

基准列，包括基准电压节点、基准存储器存储单元、第一MOS晶体管以及第一差分阈值MOS晶体管；以及

多个数据列，每个被耦合到各数据电压节点，与所述基准列并联，其中，每个数据列包括数据存储器存储单元、第二MOS晶体管以及第二差分阈值MOS晶体管；

其中，所述差分阈值晶体管中的一个或多个是每个具有与栅极至漏极阈值电压不同的栅极至源极阈值电压的晶体管。

2.根据权利要求1所述的感测电路，其中，所述第一MOS晶体管是级联晶体管。

3.根据权利要求1所述的感测电路，其中，所述第一和/或第二差分阈值MOS晶体管中的一个或多个是二级管连接的和/或是一个或多个NMOS或本位NMOS晶体管。

4.根据权利要求1所述的感测电路，其中，所述数据电压节点中的一个或多个每个被耦合到比较器。

5.根据权利要求1所述的感测电路，其中，每个数据电压节点被耦合到比较器。

6.一种感测电路，其包括：

包括存储器存储单元、第一PMOS晶体管、第一差分阈值MOS晶体管以及被耦合到所述第一PMOS和所述第一差分阈值MOS晶体管的输出电压节点的电路；以及

多个存储器列，其被连接到所述输出电压节点，其中，每个存储器列包括包含一个或多个差分阈值MOS晶体管的ymux晶体管子电路；

其中，所述差分阈值晶体管中的一个或多个是每个具有与栅极至漏极阈值电压不同的栅极至源极阈值电压的晶体管。

7.根据权利要求6所述的感测电路，其中，至少一个ymux晶体管子电路包括：

第一差分阈值NMOS晶体管，其具有被连接到基准电压节点的漏极和被连接到内部节点的源极；

第二差分阈值NMOS晶体管，其具有与第一差分阈值NMOS晶体管的源极串联地被连接到所述内部节点的漏极；以及

第三差分阈值NMOS晶体管，其具有被连接到所述内部节点的源极。

8.根据权利要求6所述的感测电路，其中，每个ymux晶体管子电路包括；

第一差分阈值NMOS晶体管，其具有被连接到所述基准电压节点的漏极和被连接到所述内部节点的源极；

第二差分阈值NMOS晶体管，其具有与第一差分阈值MOS晶体管的源极串联地被连接到所述内部节点的漏极；以及

第三差分阈值NMOS晶体管，其具有被连接到所述内部节点的源极。

9.一种感测电路，其包括：

数据列，其包括输出电压节点、存储器存储单元、被二级管连接的第一PMOS晶体管，以及具有被连接到所述第一PMOS晶体管的漏极而形成所述输出电压节点和被连接到第一节点的源极的第一差分阈值NMOS晶体管；以及

第一存储器列，其包括具有被连接到所述第一节点的漏极的第二差分阈值NMOS晶体管；以及

第二存储器列，其被与第一存储器列并联地连接到所述第一节点，其中，每个存储器列包括差分阈值MOS晶体管；

其中，所述差分阈值晶体管中的一个或多个是每个具有与栅极至漏极阈值电压不同的栅极至源极阈值电压的晶体管。

10.根据权利要求9所述的感测电路，还包括一个或多个附加存储器列。