[发明专利]半导体器件

说明书

技术领域

本发明涉及半导体器件。

背景技术

热切地期望减少在诸如产业使用和电动车辆使用的电力转换器的各种用途中起重要作用的功率半导体器件中的耗电。在功率半导体器件中，已牢固地建立了对绝缘栅双极晶体管（在下文中称为“IGBT”）的用途，因为IGBT依靠其电导率调制效果便于获取低导通电压，并且因为IGBT经由电压驱动的其栅极容易得到控制。尤其是，在硅晶片表面中形成的沟槽中包括栅电极的沟槽栅IGBT便于减小导通电压，因为沟槽栅IGBT便于增大反型层（沟道）的密度（总长度）。

在沟槽栅IGBT中，通过结合用于阻断耗尽层的公知场阻断结构和减薄的n型漂移层，截止损耗和导通电压之间的折衷性能接近于理论极限。因此，难以进一步显著地改进沟槽栅IGBT的性能。

然而，由诸如碳化硅（SiC）和氮化镓（GaN）之类的化合物半导体制成且期望作为下一代器件的功率半导体器件仍然在开发中。因此，还未实现足以完全地替代硅IGBT的化合物半导体IGBT的量产。由于当前认为硅IGBT从市场上消失是不切实际的，因此有必要进一步改进IGBT的性能。

作为近年来的代表性IGBT，其结构在以下专利文献1中描述的IGBT对本领域技术人员而言是公知的。图31是常规半导体器件的截面图。在图31中，示出专利文献1中所述的结构。在图31所示的IGBT中，栅沟槽7和虚置沟槽8配置在器件前表面中，以使栅沟槽7和虚置沟槽8彼此平行。栅沟槽7和虚置沟槽8的平面布局为条纹图案状。换句话说，栅沟槽7和虚置沟槽8垂直于图31的纸面形成条纹图案。

包括p型基极层4的p型层在该器件前表面侧的表面部分中均匀地形成。台面区域18中的p型层通过栅沟槽7与p型基极层4绝缘。换句话说，台面区域18中的p型层是具有浮动电位的浮动p型层30。浮动p型层30通过层间绝缘膜9与发射电极12绝缘。

栅沟槽7填充有用作由多晶硅制成的控制电极的栅多晶硅11a。虚置沟槽8填充有导电虚置多晶硅11b，其中栅氧化膜10插在虚置沟槽8和虚置多晶硅11b之间。虚置多晶硅11b连接到发射电极12。在栅电极的导通状态中，从该器件的后表面上的p型集电极层3向n型漂移层1注入的空穴通过p型基极层4流向发射电极12。

通过由如上所述的浮动p型层30覆盖该器件的前侧表面的大部分来减少器件前表面中的p型基极层4的面积，注入n型漂移层1的空穴在p型基极层4的下部中累积。由此，导通电压显著地变小。该效果被称为“注入增强（IE）效果”。通过将载入虚置沟槽8的导电虚置多晶硅11b连接到发射电极12，减少米勒电容量变得可能。

作为另一代表性IGBT，其结构在以下专利文献2中描述的IGBT对本领域技术人员而言是公知的。图32是另一常规半导体器件的截面图。在图32中，示出专利文献2中所述的IGBT结构的斜视图。在图32所示的IGBT中，栅沟槽7在包括n型漂移层1的硅晶片的前表面中形成。在相邻的栅沟槽7之间，选择性地形成比n型漂移层1更重地掺杂的p型基极层4。

在p型基极层4的前表面侧的表面部分中，选择性地形成n型发射极层5和未示出的p型接触层。在栅沟槽7的延伸方向上，形成p型基极层4和n型漂移层1，以使p型基极层4和n型漂移层1在台面区域18中依次出现，且使p型基极层4分散地配置。在与栅沟槽7的延伸方向垂直的方向上，n型漂移层1和p型基极层4隔着栅沟槽7交替地配置。在整个有源区中，p型基极层4配置成棋盘状的平面布局。

由于p型基极层4通过将p型基极层4配置成棋盘状的平面布局来均匀地分散配置，因此，硅晶片中的电场分布变得均匀。由此，防止该器件的击穿电压下降。在栅沟槽7中，由多晶硅制成的控制电极的栅多晶硅11a加载有插在栅沟槽7和栅多晶硅11a之间的栅氧化膜10。形成未示出的层间绝缘层，以使该层间绝缘膜覆盖该器件中露出栅多晶硅11a和n型漂移层1的前表面的各部分。

在层间绝缘膜上，形成未示出的发射电极，以使该发射电极与n型发射极层5和p型基极层4共同地接触。通过其使n型发射极层5和p型基极层4与发射电极接触的接触开口14在n型发射极层5和p型基极层4上形成。在与n型漂移层1的前表面相对的表面上（在后表面上），形成n型场阻断层2和p型集电极层3。在p型集电极层3的表面（晶片后表面）上，形成未示出的集电电极。