[发明专利]半导体器件

说明书

技术领域

本发明的实施例涉及半导体器件，具体地涉及包括存储元件和反相元件的半导体器件。

背景技术

近年来，具有半导体特性的金属氧化物（在下文中称为氧化物半导体）引起了关注。具有半导体特性的金属氧化物可应用于晶体管（专利文献1和专利文献2）。

[参考文献]

[专利文献1]日本公开专利申请No.2007-123861

[专利文献2]日本公开专利申请No.2007-096055

发明内容

本发明的一个实施例的目的在于，控制高度集成在一元件中的多个晶体管的至少一个的阈值电压。此外，本发明的一个实施例的目的在于，提供实现对晶体管的阈值电压的控制而不使制造工艺复杂化的结构。

本发明的一个实施例是其中多个晶体管纵向层叠的元件。上部中的至少一个晶体管包括具有半导体特性的金属氧化物。与下部中的晶体管的栅电极相同的层的一部分被设置成与上部中的晶体管的沟道形成区重叠，从而与栅电极相同的层的该部分用作上部中的晶体管的背栅。

在本文中，下部中的晶体管在覆盖有绝缘层的状况下进行平面化处理，由此下部中的晶体管的栅电极露出且连接到用作上部中的晶体管的源电极或漏电极的层。

注意，用作背栅的部分不与下部中的半导体层重叠；由此绝缘层留在用作背栅的该部分上，并且与下部中的晶体管的栅电极相同的层的该部分和上部中的晶体管的半导体层隔着绝缘层彼此重叠。

可控制高度集成在一元件中的多个晶体管的至少一个的阈值电压。此外，晶体管的阈值电压的这种控制可在不使制造工艺复杂化的情况下实现。

附图简述

图1A至1C示出根据实施例1的存储元件。

图2是包括根据实施例1的存储元件的存储器件的示图。

图3是示出图2的存储器件的操作的时序图。

图4A和4B是各自示出根据实施例1的存储器件中的读出电路的示图。

图5A至5H示出根据实施例1的存储元件的制造方法。

图6A至6G示出根据实施例1的存储元件的制造方法。

图7A至7D示出根据实施例1的存储元件的制造方法。

图8A至8C示出根据实施例2的存储元件。

图9A至9C示出根据实施例3的反相元件。

图10A至10C示出根据实施例4的反相元件。

图11A至11C示出根据实施例5的存储元件。

图12A至12C示出根据实施例6的存储元件。

图13A至13C示出根据实施例7的存储元件。

图14A至14C示出根据实施例8的存储元件。

图15A至15F示出根据实施例9的电子设备。

用于实现本发明的最佳模式

将参考附图详细地描述本发明的各个实施例。然而，本发明不限于以下描述，并且本领域技术人员容易理解，在本文中所公开的模式和细节可以各种方式修改，而不背离本发明的范围和精神。因此，本发明不应被解释为限于这些实施例的描述。

（实施例1）

在本实施例中，将描述作为本发明的一个实施例的半导体器件。作为半导体器件，存储器件在本实施例中具体地描述。

图1A是本实施例的存储器件中所包括的存储元件的电路图的示例。

图1A所示的存储元件包括晶体管100、晶体管102、以及电容器104。在图1A中，晶体管100的源电极和漏电极之一电连接到第一布线111，而晶体管100的源电极和漏电极中的另一个电连接到第二布线112。晶体管102的源电极和漏电极之一电连接到第三布线113，而晶体管102的栅电极电连接到第四布线114。然后，晶体管100的栅电极、以及晶体管102的源电极和漏电极中的另一个电连接到电容器104的电极之一。电容器104的另一电极电连接到第五布线115。晶体管102还设置有用作另一栅电极的背栅BG。

在此，采用在沟道形成区中包括氧化物半导体的晶体管作为晶体管102。包括氧化物半导体的晶体管通过去除氢和水来高度提纯，由此截止状态电流可显著地减小。因此，通过使晶体管102截止，给予晶体管100的栅电极的电荷可保持极长的时间。此外，电容器104的设置便于保持给予晶体管100的栅电极的电荷、以及读出所保持的数据。

在下文中描述图1A所示的在存储元件中写入数据、保持数据、以及读出数据的操作。