[发明专利]集成电路和使用该集成电路的方法

权利要求书

1.一种集成电路，包括：

阵列，所述阵列由具有预定形状并且以矩阵方式布置的多个基本单元提供，

所述集成电路的特征在于：

所述基本单元包括：

第一输入端子，第一信号提供到所述第一输入端子；

第二输入端子，第二信号提供到所述第二输入端子；

第一输出端子和第二输出端子，所述第一输出端子和所述第二输出端子设置为分别面对所述第一输入端子和所述第二输入端子；

第一逻辑模块，所述第一逻辑模块用于在接收到所述第一信号和所述第二信号时，将如下信号之一提供到所述第一输出端子：与根据第一设置信息的所述第一信号和所述第二信号的逻辑运算结果相关的信号、所述第一信号或所述第一信号的反转信号、以及所述第二信号或所述第二信号的反转信号；以及

第二逻辑模块，所述第二逻辑模块用于在接收到所述第一信号和所述第二信号时，将如下信号之一提供到所述第二输出端子：与根据第二设置信息的所述第一信号和所述第二信号的逻辑运算结果相关的信号、所述第一信号或所述第一信号的所述反转信号、以及所述第二信号或所述第二信号的所述反转信号。

2.根据权利要求1所述的集成电路，其特征在于：

所述基本单元还包括：

用于存储所述第一设置信息的第一存储器元件组；以及

用于存储所述第二设置信息的第二存储器元件组。

3.根据权利要求2所述的集成电路，其特征在于：

所述第一存储器元件组和所述第二存储器元件组中的每个都包括多个触发器电路，

其中沿着列方向布置用于将所述第一设置信息和所述第二设置信息提供到所述触发器电路的数据布线组，并且

其中沿着行方向布置用于将所述第一设置信息和所述第二设置信息锁存到所述触发器电路的控制信号布线。

4.根据权利要求1所述的集成电路，其特征在于：

所述第一逻辑模块包括四输入逻辑门和4个三输入逻辑门，其中来自三输入逻辑门的输出输入到所述四输入逻辑门，

其中所述第一设置信息、所述第一信号或所述第一信号的所述反转信号以及所述第二信号或所述第二信号的所述反转信号输入到所述三输入逻辑门中的每个，

其中所述第二逻辑模块包括四输入逻辑门和4个三输入逻辑门，其中来自三输入逻辑门的输出输入到所述四输入逻辑门，并且

其中所述第二设置信息、所述第一信号或所述第一信号的所述反转信号以及所述第二信号或所述第二信号的所述反转信号输入到所述三输入逻辑门中的每个。

5.根据权利要求1所述的集成电路，其特征在于：

所述阵列由以如下方式布置的基本单元提供：第一行中的基本单元以预定节距布置，与所述第一行相邻的第二行中的基本单元以预定节距布置并且偏移所述节距的一半，使得所述第一行中的基本单元的所述第二输出端子与所述第二行中的基本单元的所述第一输入端子耦合，并且所述第一行中的基本单元的所述第一输出端子与所述第二行中的基本单元的所述第二输入端子耦合。

6.根据权利要求1所述的集成电路，其特征在于：

所述阵列还包括由以如下方式布置的基本单元提供的子阵列：基本单元布置为N行，奇数行（即，第1行、第3行、…和第（N-1）行）中的基本单元以预定节距布置，偶数行（即，第2行、第4行、…和第N行）中的基本单元以预定节距布置并且偏移所述节距的一半，使得所述奇数行中的基本单元的所述第二输出端子与所述偶数行中的基本单元的所述第一输入端子耦合，并且所述奇数行中的基本单元的所述第一输出端子与所述偶数行中的基本单元的所述第二输入端子耦合，

其中所述子阵列还包括锁存器电路行并且包括用于锁存来自第N行中的每个基本单元的输出的锁存器电路，所述锁存器电路行设置在所述子阵列的一个端部上。

7.根据权利要求6所述的集成电路，其特征在于：

所述阵列还包括用于将来自所述锁存器电路的输出返回到所述第一行中的基本单元的所述第一输入端子或所述第二输入端子的反馈布线。