[发明专利]用于收发器封装的互连图案

说明书

背景技术

本申请涉及封装设计，更具体地涉及用于高性能装置诸如高速差分信号收发器对和存储器接口的电互连的图案。如本领域所公知的，这种接口通常使用球栅阵列（BGA）或针栅阵列（PGA）实现。BGA是位于封装表面上的焊球或焊料块的面阵列。PGA是位于封装表面之下的插针的面阵列。BGA或PGA被用于将封装连接至下一级封装。请参见R.R.Tummala的“Fundamentals of Microsystems Packaging（微型系统封装基础）”中的第67页、第68页、279-281页、680-682页、第925页（McGraw-Hill，2001），其全部内容通过引用并入本文。为了方便起见，在下文中术语“触点（contact）”或“互连（interconnect）”用于指焊球、焊料块和互连的插针以及类似的连接件。

在设计高速差分信号接口时，重要的是实现标准差分阻抗以及高速差分信号互连之间的良好隔离。实际上是使用尽可能多的接地触点来包围每对高速差分信号触点。然而，这导致使用大量的接地触点，其结果是诸如需要大量接地触点与大量I/O触点之间的平衡、接地触点数量与性能之间的平衡，和/或增大互连封装的尺寸。

图1A和图1B描绘了两个互连布置，其中每对差分信号被接地触点包围。如图1A所示，触点的直线阵列100包括沿互连封装的边缘110延伸的接地触点102、差分信号接收触点对104和差分信号发送触点对106。显而易见地，每对差分触点104或106被十个接地触点102包围。图1A中所示的图案是重复的图案，该重复的图案通过将矩形框108所限定的十二个触点的图案步进重复而形成。显而易见地，该矩形框包含两对信号触点104、106以及八个接地触点，从而信号与接地之比为2:8。

如图1B所示，触点的直线阵列120包括沿BGA封装的边缘130延伸的接地触点122、差分信号接收触点对124和差分信号发送触点对126。显而易见地，每对差分触点124或126被六个接地触点122包围。图1B所示的图案是重复的图案，该重复的图案通过将矩形框128所限定的八个触点的图案步进重复而形成。显而易见地，该矩形框包含两对信号触点124、126以及四个接地触点122，从而信号与接地之比为2:4。在对差分阻抗或耦合系数的影响非常小的情况下，接地触点的数量减少了50%。

进一步努力减少接地触点的数量没有那么成功。图1C描绘了一种这样的努力，其中触点的直线阵列140包括沿互连封装的边缘150延伸的接地触点142、差分信号接收触点对144和差分信号发送触点对146。图1C所示的图案是重复的图案，该重复的图案通过将平行四边形148所限定的十二个触点的图案步进重复而形成。显而易见地，该平行四边形包含四对信号触点144、146以及四个接地触点，从而信号与接地之比为2:2。在一些实现方案中，为了改善对信号发送触点146的使用，在紧邻边缘150的行中不存在两个接地触点。尽管图1C的图案已经将接地触点的数量减少了50%，但是这付出了代价。电路模拟指出相较于图1A的图案，具有两个接地触点的图案的差分阻抗增加了约10%，耦合系数增加了约15倍。

发明内容

本发明针对互连图案，其相对于现有技术图案减少了接地触点的数量但提高了性能。

在本发明的一个实施方式中，信号触点和接地触点位于行和列的直线阵列中，该直线阵列具有沿互连封装诸如BGA封装的至少一个边缘的至少两个平行的行。在一行中，多个接地触点中的每个位于两对用于接收差分信号的触点之间。在第二行中，多个接地触点中的每个位于两对用于发送差分信号的触点之间，并且第二行中的接地触点相对于第一行中的接地触点偏移一列（或一个触点）。还可使用附加的成对的行。