[实用新型]一种ESD防护电阻

说明书

技术领域

 本实用新型涉及半导体技术领域，特别涉及一种ESD防护用正温度系数电阻。

背景技术

随着半导体工艺的等比例缩小，压焊垫数量大幅度增加，输出管等尺寸要求越来越小，这将导致输出管的静电放电（ESD）防护能力下降，此外，由于绝缘层上硅（SOI）工艺和未来超薄体技术的引入，单个输出管的ESD防护能力将变得更小。

为了增大ESD防护能力，通常采用杂质导电电阻与输出管串联的方法对输出管进行保护。其杂质导电电阻主要通过硅化物阻挡层（SAB）防止形成硅化物的体硅杂质导电电阻、绝缘层上硅杂质导电电阻、多晶硅杂质导电电阻。

但是，采用杂质导电电阻于输出管串联的方法的缺点在于：

杂质导电电阻存在负温度特性，在ESD电流较大时，电阻会突然变得非常小，失去ESD保护能力。

发明内容

为了解决上述问题，本实用新型提出了一种利用第Ⅰ隔离层、第Ⅱ隔离层和第Ⅲ隔离层提供的电学隔离和热学隔离，使得当通过电阻的ESD电流越大时，电阻越大，电阻承载的电压降越大，限流能力也越好的ESD防护电阻。

本实用新型提供的ESD防护电阻包括电阻导电区、阳极、阴极、第Ⅰ隔离层、第Ⅱ隔离层、第Ⅲ隔离层和衬底；

所述电阻导电区包括电阻承载层和硅化物层，所述硅化物层附着于所述电阻承载层之上，所述硅化物层的一端设有阳极欧姆接触区，所述硅化物层的另一端设有阴极欧姆接触区，所述硅化物层于所述阳极欧姆接触区和阴极欧姆接触区之间形成硅化物层电阻区；

所述阳极连接于所述阳极欧姆接触区，所述阴极连接于所述阴极欧姆接触区；

所述第Ⅱ隔离层环绕所述电阻导电区设置；

所述第Ⅰ隔离层附着于所述电阻承载层和所述第Ⅱ隔离层之下；

所述第Ⅲ隔离层附着于所述硅化物层和所述第Ⅱ隔离层之上，所述阳极和所述阴极分别从所述第Ⅲ隔离层伸出；

所述衬底附着于所述第Ⅰ隔离层之下。

作为优选，所述第Ⅰ隔离层和/或第Ⅱ隔离层和/或第Ⅲ隔离层由选自二氧化硅、玻璃、氮化硅、氮氧化硅、高介电常数介质材料、低介电常数介质材料中的一种或者几种制成。

作为优选，所述电阻承载层由选自多晶硅、单晶硅、非晶硅中的一种制成。

作为优选，所述电阻承载层掺入P型和/或N型杂质。

作为优选，所述硅化物层由选自钛硅化物、钴硅化物、镍硅化物中的一种制成。

作为优选，所述硅化物层电阻区的长宽比能够调节，从而获得需要的阻值。

作为优选，所述硅化物层电阻区的面积能够调节，从而能够在选定阻值条件下获得需要的敏感电流。

本实用新型提供的ESD防护电阻有益效果在于：

本实用新型提供的ESD防护电阻利用第Ⅰ隔离层、第Ⅱ隔离层和第Ⅲ隔离层提供的电学隔离和热学隔离，利用硅化物的正温度系数特性，使得当通过电阻的ESD电流越大时，电阻越大，电阻承载的电压降越大，限流能力也越好。

附图说明

图1为本实用新型实施例提供的ESD防护电阻的结构示意图；

图2 为本实用新型实施例提供的0.35um工艺下栅长L对540um总栅宽PMOS管ESD防护能力的影响；

图3为本实用新型实施例提供的半导体载流子导电ESD防护电阻（SAB盖住的N+搀杂多晶硅电阻）ESD IV特性曲线，半导体载流子导电ESD防护电阻长10μm，宽150μm；

图4为本实用新型实施例提供的多晶硅硅化物层导电ESD防护电阻ESD IV特性曲线，多晶硅硅化物层导电ESD防护电阻长100μm，宽20μm；

图5本实用新型实施例提供的ESD防护电阻当硅化物层采用多晶硅时不同硅化物层宽度尺寸的20欧姆电阻ESD IV特性曲线；

图6为本实用新型实施例提供的ESD防护电阻在电路中应用的结构示意图。

具体实施方式

为了深入了解本实用新型，下面结合附图及具体实施例对本实用新型进行详细说明。

参见附图1，本实用新型提供的ESD防护电阻包括电阻导电区20、阳极51、阴极52、第Ⅰ隔离层41、第Ⅱ隔离层42、第Ⅲ隔离层43和衬底30；

电阻导电区20包括电阻承载层22和硅化物层21，硅化物层21附着于电阻承载层22之上，硅化物层21的一端设有阳极欧姆接触区21a，硅化物层21的另一端设有阴极欧姆接触区21b，硅化物层21于阳极欧姆接触区21a和阴极欧姆接触区21b之间形成硅化物层电阻区21c；