[实用新型]具测试垫的封装构造有效
| 申请号: | 201120559789.6 | 申请日: | 2011-12-26 |
| 公开(公告)号: | CN202394959U | 公开(公告)日: | 2012-08-22 |
| 发明(设计)人: | 黄东鸿;李淑华 | 申请(专利权)人: | 日月光半导体制造股份有限公司 |
| 主分类号: | H01L23/544 | 分类号: | H01L23/544 |
| 代理公司: | 上海翼胜专利商标事务所(普通合伙) 31218 | 代理人: | 翟羽 |
| 地址: | 中国台湾高雄*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 测试 封装 构造 | ||
技术领域
本实用新型涉及一种封装构造,特别是有关于一种具测试垫的封装构造,其无需使用依产品规格特别订制的测试用电路板即可直接通过测试垫进行内部线路检测。
背景技术
现今,半导体封装产业为了满足各种高密度封装的需求,逐渐发展出各种不同型式的封装构造。现有的封装结构可参考图1A所示,其为一包含基板92、设置于所述基板92上的硅中介层91及设置于所述硅中介层91上的芯片90的堆迭结构。其中的硅中介层91,其内部通过硅穿孔(Through Silicon Via)技术而设置有导电结构,故可做为所述基板92与芯片90之间的传导路径。
所述介于芯片90及基板92之间的硅中介层91的主要功能是通过其上下重布线层上的线路配合硅穿孔的导电结构提供所述芯片90来转换电性连接路径。而所述封装结构在制造完成之后会装设于一测试电路板上检测其内部线路是否能正常导通。
所述封装结构会通过不同测试电路板来检测其不同层之间的线路,如图1A所示,是检测其芯片90的有源表面电路与硅中介层91的上重布线层通过微凸块(micro bump)构成的一第一连接路径94a是否完好;再如图1B所示,是检测硅中介层91的下重布线层与基板92的印刷电路之间的一第二连接路径94b是否完好;再如图1C所示,是检测硅中介层91的上、下重布线层之间通过其硅穿孔导电结构的一第三连接路径94c是否完好。
然而,由于所述封装结构必须通过装设于一特别订制的测试电路板(未绘示)来进行检测的步骤,着实耗费检测时间,进而拖累测试效率及提高了测试成本;且一但检测出其中任一层线路无法导通,由于结构已经组装无法拆解,势必得报废整个封装结构或进行复杂的重工(rework),从而提高了制造成本。
故,有必要提供一种具测试垫的封装构造,以解决现有技术所存在的问题。
实用新型内容
有鉴于此,本实用新型提供一种具测试垫的封装构造,以解决现有封装结构对于各层结构的连接线路必须通过装设于测试电路板才能来进行检测而拖累测试效率与提高测试成本的技术问题。
本实用新型的主要目的在于提供一种具测试垫的封装构造,其硅中介层在制造过程中一并设计有测试垫,因此在测试时可不必另外连接于依产品规格特别订制的测试电路板,即可直接通过测试垫进行线路检测,故确实可增加测试效率及节省测试成本及制造成本。
为达成本实用新型的前述目的,本实用新型提供一种具测试垫的封装构造,其中所述封装构造包含:
一基板;
一硅中介层,包含一第一重布线层及一第二重布线层,且通过第二重布线层设于所述基板上,且所述硅中介层上设有数个用以测试线路连接的测试垫;以及
至少一芯片,设于所述硅中介层的第一重布线层上。
在本实用新型的一实施例中,所述测试垫是设置于所述第一重布线层上。
在本实用新型的一实施例中,所述测试垫电性连接至所述第一重布线层与第二重布线层之间构成的连接线路。
在本实用新型的一实施例中,所述测试垫电性连接至所述第一重布线层与所述至少一芯片之间构成的连接线路。
在本实用新型的一实施例中,所述测试垫是设于所述第一重布线层的边缘处。
本实用新型另提供一种具测试垫的封装构造,其中所述封装构造包含:
一基板,其表面设有数个用以测试线路连接的第一测试垫;
一硅中介层,包含一第一重布线层及一第二重布线层,且通过第二重布线层设于所述基板上,且所述硅中介层上设有数个用以测试线路连接的第二测试垫;以及
至少一芯片,设于所述硅中介层的第一重布线层上。
在本实用新型的一实施例中,所述基板上的第一测试垫连接至所述基板与所述第二重布线层之间构成的连接线路。
在本实用新型的一实施例中,所述硅中介层的第二测试垫电性连接至所述第一重布线层与第二重布线层之间的连接线路。
在本实用新型的一实施例中,所述硅中介层的第二测试垫电性连接至所述第一重布线层与所述至少一芯片之间构成的连接线路。
在本实用新型的一实施例中,所述基板的第一测试垫是设于所述基板表面的边缘处;所述硅中介层的第二测试垫是设于所述第一重布线层的边缘处。
附图说明
图1A是一现有封装构造的结构示意图,示意一第一连接路径。
图1B是图1A的现有封装构造的结构示意图,示意一第二连接路径。
图1C是图1A的现有封装构造的结构示意图,示意一第三连接路径。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201120559789.6/2.html,转载请声明来源钻瓜专利网。





