[实用新型]基于FPGA实现的USB主设备端接口结构

权利要求书

1.一种基于FPGA实现的USB主设备端接口结构，其特征在于：包括基于FPGA实现的CPU接口，寄存器组、用于所述USB主设备端的各种数据发送和接收控制的状态机、CRC校验模块、收缓冲区、发缓冲区、串行接口引擎SIE接口以及时钟定时电路；所述寄存器组、状态机均与所述CPU接口连接，所述CPU接口经一总线分别与所述收缓冲区、发缓冲区、CRC校验模块连接；所述状态机分别与所述收缓冲区、发缓冲区、CRC校验模块、串行接口引擎SIE接口连接；所述收缓冲区、发缓冲区、CRC校验模块均与所述串行接口引擎SIE接口连接；所述时钟定时电路分别与所述CPU接口、状态机、收缓冲区、发缓冲区、串行接口引擎SIE接口连接。

2.根据权利要求1所述的基于FPGA实现的USB主设备端接口结构，其特征在于：所述收缓冲区、发缓冲区均为存储器。

3.根据权利要求1所述的基于FPGA实现的USB主设备端接口结构，其特征在于：寄存器组由控制寄存器、设置寄存器、中断状态寄存器、包状态寄存器、发送包长度寄存器、接收包长度寄存器构成。

4.根据权利要求1所述的基于FPGA实现的USB主设备端接口结构，其特征在于：所述CPU接口还连接有一CPU接口总线。