[实用新型]低栅漏电容的沟槽MOS器件有效

专利信息
申请号: 201120501340.4 申请日: 2011-12-06
公开(公告)号: CN202473929U 公开(公告)日: 2012-10-03
发明(设计)人: 刘伟;王凡 申请(专利权)人: 苏州硅能半导体科技股份有限公司
主分类号: H01L29/08 分类号: H01L29/08;H01L29/423;H01L29/43;H01L29/78
代理公司: 苏州创元专利商标事务所有限公司 32103 代理人: 马明渡
地址: 215011 江苏省苏州市*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 漏电 沟槽 mos 器件
【权利要求书】:

1.一种低栅漏电容的沟槽MOS器件,该器件的有源区(1)由若干个并联排列的沟槽MOS单胞(2)构成;在有源区(1)的截面上,每个沟槽MOS单胞(2)包括位于硅片背面的第一导电类型重掺杂的漏极区(3),位于所述漏极区(3)上方的第一导电类型轻掺杂的外延层(4);位于所述外延层(4)内上部的第二导电类型的阱层(5);穿过所述阱层(5)并延伸至外延层(4)内的沟槽(6);在所述阱层(5)上部内且位于所述沟槽(6)周边第一导电类型重掺杂的第一源极区(7),其特征在于:

所述沟槽(6)的底部为半圆弧形,此半圆弧形直径不小于沟槽(6)开口尺寸,位于沟槽(6)中央设置有作为源极区且填充第一导电类型重掺杂导电多晶硅的第二源极区(8),此第二源极区(8)由矩形块(9)和位于此矩形块(9)下端的椭圆形块(10)组成;此矩形块(9)的上表面低于所述外延层(4)上表面;椭圆形块(10)横向尺寸大于矩形块(9)横向尺寸;所述矩形块(9)周边且位于沟槽(6)内设置有作为栅极区的第一导电类型重掺杂的多晶硅栅(11),此多晶硅栅(11)上表面截止于所述外延层(4)上表面,多晶硅栅(11)下表面为曲面,此曲面弧度与位于其下部的椭圆形块(10)的表面弧度相近似,多晶硅栅(11)的曲面最深处不超过所述椭圆形块(10)的横向中线;所述多晶硅栅(11)与第二源极区(8)之间设置有二氧化硅层(12)实现电隔离,所述多晶硅栅(11)和外延层(4)之间设置有栅氧化层(13)实现电隔离。

2.根据权利要求1所述的沟槽MOS器件,其特征在于:所述漏极区(3)底面有下金属层(14),此下金属层(14)作为沟槽MOS器件漏极金属层;所述外延层(4)上表面设有层间介质层(15),此层间介质层(15)上表面设置有上金属层(16),所述层间介质层(15)中存在接触孔,用以连接上金属层(16)和沟槽MOS的第一源极区(7)和第二源极区(8)。

3.根据权利要求2所述的沟槽MOS器件,其特征在于:所述连接第一源极区(7)的接触孔向下延伸穿过所述第一源极区(7),底部位于所述阱层(5)内;所述接触孔底部被第二导电类型重掺杂的阱接触区(17)包围。

4.根据权利要求1所述的沟槽MOS器件,其特征在于:所述矩形块(9)侧壁垂直于所述外延层(4)表面;所述沟槽(6)侧壁垂直于外延层表面;所述多晶硅栅(11)的侧壁垂直于外延层(4)表面。

5.根据权利要求1所述的沟槽MOS器件,其特征在于:所述曲面弧度与位于其下部的椭圆形块(10)的表面弧度相同。

6.根据权利要求1所述的沟槽MOS器件,其特征在于:所述阱层(5)的下底面高于所述多晶硅栅(11)下底面的最低点。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州硅能半导体科技股份有限公司,未经苏州硅能半导体科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201120501340.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top