[实用新型]半导体封装构造

说明书

技术领域

本实用新型涉及一种半导体封装构造，特别是有关于一种在基板上制作导电凸块以供结合第一芯片的半导体封装构造。

背景技术

现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，其中各种不同的系统封装(system in package，SIP)设计概念常用于架构高密度封装构造。一般而言，系统封装可分为多芯片模块(multi chip module，MCM)、封装体上堆叠封装体(package on package，POP)及封装体内堆叠封装体(package in package，PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可将其细分为堆叠芯片(stacked die)封装或并列芯片(side-by-side)封装。再者，所述封装体上堆叠封装体(POP)的构造是指先完成一具有基板的第一封装体，接着再于第一封装体的封装胶体上表面堆叠另一完整的第二封装体，第二封装体会透过适当的转接元件电性连接至第一封装体的基板上，因而成为一复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是更进一步利用另一封装胶体将第二封装体、转接元件及第一封装体的原封装胶体等一起包埋固定在第一封装体的基板上，因而成为一复合封装构造。

举例来说，请参照图1所示，其揭示一种现有具堆叠芯片的封装构造，其包含一基板11、一第一芯片12、一第二芯片13、数条凸块14及数个导线15。所述基板11依序承载所述第一芯片12及第二芯片13，其中所述第一芯片12为一倒装型芯片(flip chip)及所述第二芯片13为一打线(wire bonding)型芯片。所述第一芯片12的有源表面朝下，及其背面朝上，其中所述第一芯片12的有源表面通过所述凸块14电性连接所述基板11。所述第二芯片13的有源表面朝上，及其背面朝下且贴附于所述第一芯片12的背面上，其中所述第二芯片13的有源表面通过所述导线15电性连接所述基板11。

虽然，图1的封装构造可以将两个或以上的芯片整合在同一封装构造中，但其包含的第一芯片12(倒装型芯片)在其晶圆制作期间需使用凸块(bumping)工艺在其有源表面上形成所述数个凸块14。由于所述凸块14的数量极多，且必需精确控制所述凸块14的尺寸、高度及间距均一，并需避免相邻凸块14之间意外相熔接，否则接会造成晶圆上的芯片区成为具凸块缺陷的不良品。由于晶圆的材料及加工成本颇高，因此若因实施凸块工艺而造成不良品，将大幅提高整体封装作业的废料成本。再者，当所述凸块14为锡凸块时，所述凸块14在回流焊(reflow)期间也容易因熔化而使所述第一芯片12焊接到所述基板11上时产生焊接不良品，例如相邻凸块14之间意外相熔接，或所述第一芯片12在焊接后发生了过大的倾斜角度。因此，同样会因产生不良品，而大幅提高整体封装作业的废料成本。同时，锡凸块的散热性及耐热性也较差。另外，当所述凸块14为金凸块时，虽可避免锡凸块的焊接不良品问题，但却也会大幅提高凸块材料成本。此外，所述第一芯片12使用所述凸块14时，也需搭配使用底部填充胶(underfill)来降低所述凸块14的应力与应变集中现象，这也会增加点胶作业及材料的成本。

故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。

实用新型内容

有鉴于此，本实用新型提供一种半导体封装构造，以解决现有堆叠芯片或第一芯片的封装技术因使用锡凸块而造成不良品使得废料成本居高不下的技术问题。

本实用新型的主要目的在于提供一种半导体封装构造，其是直接在基板上制作导电凸块(如铜柱凸块)，使得第一芯片不需预先进行锡凸块或金凸块工艺即可直接结合到基板的导电凸块上。如此，第一芯片本身的良率及接合到基板的良率都可以获得提升，且在基板上制作导电凸块也使加工过程及废料成本容易获得控制。同时，导电凸块也可用来稳固支撑第一芯片，且由于导电凸块可承受较大的应力作用及模流冲击力，故可使第一芯片能够省略使用底部填充胶。再者，也可以提供较佳的散热性及耐热性。因此，确实有利于提高整体封装作业的良品率并降低材料成本。

为达成本实用新型的前述目的，本实用新型提供一种半导体封装构造，其中所述半导体封装构造包含：

一基板，具有一上表面，所述上表面设有数个接垫；

数根导电凸块，形成在所述基板的接垫上；