[实用新型]用于集成电路芯片最终测试微调的熔线电路

说明书

技术领域

本实用新型涉及一种用于集成电路(integrated circuit，IC)芯片最终测试微调(final test trim，FT-Trim)的熔线电路，特别是指一种利用增加阻抗，以改善熔线电路的静电放电防护，以避免IC芯片于FT-Trim调整错误的用于IC芯片FT-Trim的熔线电路。

背景技术

在现今先进的电子电路系统中，对于IC芯片的各项参数规格要求越来越高，因此如何精准地控制IC的各项参数，就成为相当重要的议题。一般来说，IC芯片在封装的时候，封装材料会对IC芯片产生应力，此应力就有可能使IC的各项参数(包括电压、电流等)产生相当程度的误差，在现有的系统中，因为参数规格要求不高，封装应力产生的误差是可以被忽略的。

由于IC芯片的各项参数规格要求日趋严格，为改善上述因封装造成的误差，FT-Trim是业界一种常用的作法，此作法就是在IC芯片完成封装动作之后，测量其规格上的各项参数值，并观察这些参数值与设计值有多少误差。算出要调整的位数之后，再根据计算结果，熔断特定的熔线，以将误差值抵销，使量测到的参数值可以更接近设计值。而FT-Trim完成之后，基本上IC芯片就不会再经过加工的动作，也不会受到非理想效应的影响，可以确保IC的规格不会再被改变。

图1显示一种典型用于IC芯片FT-Trim的熔线电路10的示意图。如图1所示，熔线电路10包含串联于电源接点Power Pin与接地接点GND之间的电子熔线11与控制开关Q1。控制开关Q1接收控制讯号，以决定控制开关Q1是否导通，使得电源接点Power Pin与接地接点GND间的通道导通，电流流经电子熔线11一段预设时间，并使其熔断，造成熔线电路10开路。

电路中通常也设有静电防护元件，也会串接在电源接点Power Pin与接地接点GND之间，因此会与熔线电路10构成并联电路。静电防护元件的目的是保护电路免受静电损害，但在测试电路是否能耐受静电时，通常会从电源接点Power Pin与接地接点GND分别施加电压，而此时静电防护元件未必能保护熔线电路10。详言之，图2A与2B分别显示包含控制开关Q1与Q2的熔线电路10与20，其差别为控制开关Q1为N型金属氧化物半导体(metal oxide semiconductor，MOS)元件，而控制开关Q2为PMOS元件，搭配静电防护元件15与25的电路示意图。熔线电路10与20分别并联静电防护元件15与25，当电源接点Power Pin接触到正静电压时，静电压会由电源接点Power Pin经由静电防护元件15与25到接地接点GND释放，这种情况一般不会熔断电子熔线11与21；但是，当接地接点GND接触到到正静电压时，静电压可能会由接地接点GND经由控制开关Q1与Q2中的寄生二极管D1与D2到电源接点Power Pin释放，这种情况下，电子熔线11与21就可能会被熔断，造成IC参数有所偏移。

有鉴于以上所述，本实用新型即针对现有技术的不足，提出一种利用增加寄生通道阻抗，以改善熔线电路的静电放电防护，进而避免IC芯片于FT-Trim时造成调整错误的用于IC芯片FT-Trim的熔线电路。

发明内容

本实用新型的目的在于克服现有技术的不足与缺陷，提出一种用于集成电路芯片最终测试微调的熔线电路。

为达上述目的，其中一个观点言，本实用新型提供了一种用于集成电路芯片最终测试微调的熔线电路，包含：至少一电子熔线；与该电子熔线对应的至少一控制开关，其与该电子熔线串接于一接地接点与一预设接点之间，每一控制开关包括：一控制端，接收一控制讯号，以决定该控制开关是否导通，使得一预设电流流经该对应的电子熔线，并使其熔断，造成该熔线电路开路，其中该预设电流自该预设接点流向该接地接点；一源极端与一漏极端，根据该控制讯号，于其间形成一受控通道，以作为该预设电流的通道，其中该受控通道与该电子熔线串接；以及一基板端，与该漏极端间形成一寄生二极管，以阻止该预设电流流入该基板端；以及一阻抗元件，耦接于该基板端与该源极端之间。

在其中一种较佳的实施型态中，该用于集成电路芯片最终测试微调的熔线电路，更包含一二极管，与该电子熔线以及该控制开关串接于该接地接点与该预设接点之间，该二极管具有一顺向端与一逆向端，其中该预设电流自该顺向端流向该逆向端。

在其中一种实施型态中，该用于集成电路芯片最终测试微调的熔线电路，其中该控制开关宜为一NMOS或PMOS元件，具有：一栅极以作为该控制端；一源极以作为该源极端；一漏极以作为该漏极端；以及一主体极以作为该基板端。