[实用新型]感光半导体器件的封装结构

说明书

技术领域

本实用新型涉及芯片封装领域，特别涉及感光半导体器件的封装结构。

背景技术

随着芯片的尺寸越来越小，芯片的功能越来越强，焊垫数目不断增多，焊垫间距越来越窄，相应地，对芯片封装提出了更高的要求。

传统的芯片封装方法通常是采用引线键合(Wire Bonding)进行封装，但随着芯片的飞速发展，晶圆级封装(Wafer Level Package，WLP)逐渐取代引线键合，在公开号为US7459729B2的美国专利文件中，可以发现更多有关晶圆级封装的资料，请参考图1，现有的晶圆级封装结构，包括：衬底2，所述衬底2具有位于所述衬底2第一表面的第一焊垫3，位于所述衬底2第二表面的第二焊垫18，且所述焊垫3与第二焊垫18通过贯穿所述衬底2的插塞22电连接，所述衬底2还具有芯片容纳部4，所述芯片容纳部4与待封装的芯片匹配，用于容纳待封装的芯片；位于芯片容纳部4内的待封装的芯片6；位于芯片容纳部4内、待封装的芯片6两侧的导电层24；位于芯片容纳部4内、待封装的芯片6表面且与所述衬底2第二表面齐平的粘附层12；位于衬底2第一表面的划痕线28，所述划痕线28用于定义每个封装单元的界限；位于待封装的芯片6表面的接触电极10，所述接触电极10通过重分布线(redistribution layer，RDL)14与第一焊垫3电连接；位于待封装的芯片6表面微透镜60；位于粘附层12表面且覆盖所述芯片容纳部4的覆盖层26。

但是，现有技术的晶圆级封装需要将与待封装的芯片6嵌入封装衬底2(容纳部4)，待封装的芯片6要严格匹配的封装结构，使得所述封装结构的尺寸受待封装的芯片6限制大，且现有的晶圆级封装流程复杂，对晶圆级封装工艺要求高且现有的晶圆级封装结构对于封装高像素芯片容易出现色差、鬼影现象。

实用新型内容

本实用新型解决的问题是提供一种受限小、且无色差、鬼影的感光半导体器件的封装结构。

为解决上述问题，本实用新型提供一种感光半导体器件的封装结构，包括：待封装芯片，所述待封装芯片表面具有高像素感光区以及位于高像素感光区周围的第一焊垫；位于所述封装芯片表面的封装基底，所述封装基底具有贯穿所述封装基底且暴露出所述高像素感光区的第一开口。

可选的，所述第一开口的侧壁垂直待封装基底的表面。

可选的，所述第一开口的侧壁与待封装基底表面具有倾斜角度。

可选的，所述第一开口最小横截面积大于所述高像素感光区的面积。

可选的，还包括：

贯穿所述待封装芯片的第二开口，且所述第二开口暴露出所述第一焊垫；

覆盖所述待封装芯片与所述高像素感光区相对的表面的隔离层，且所述隔离层覆盖所述第二开口的侧壁；

位于所述隔离层表面的再分布线路层，且所述再分布线路层位于所述第二开口底部，所述再分布线路层还与所述第一焊垫电连接；

覆盖所述再分布线路层的保护层；

位于所述保护层表面的凸点且所述凸点与所述再分布线路层电连接。

可选的，所述第二开口为与所述第一焊垫位置正对的通孔。

可选的，所述第二开口为与相邻的所述第一焊垫间切割线位置正对的沟槽，且所述沟槽暴露部分相邻的所述第一焊垫。

可选的，高像素感光区像素为500万或500万以上。

可选的，所述第一开口没有覆盖层或覆盖结构。

与现有技术相比，本实用新型具有以下优点：本实用新型的感光半导体器件的封装结构的高像素感光区像素为500万或500万以上，且第一开口没有覆盖层，从而能够避免色差、鬼影等光学现象；本实用新型的高像素晶圆级封装结构凸点位于与所述高像素感光区相对一侧的待封装基底表面，避免在形成凸点的工艺中损伤或污染所述高像素感光区，这种从与所述高像素感光区相对一侧的待封装基底表面引出电极的封装方式有利于后续直接与凸点封装的工艺的进行；

进一步地，本实用新型的实施例中，所述第一开口最小的面积大于所述高像素感光区的面积，从而避免封装基底挡住所述高像素感光区感光。

附图说明

图1是现有感光半导体器件的封装结构的结构示意图；

图2是本实用新型的一实施例的感光半导体器件的封装结构示意图；

图3是本实用新型的又一实施例的感光半导体器件的封装结构示意图；

图4是本实用新型的又一实施例的感光半导体器件的封装结构示意图；

图5是本实用新型的又一实施例的感光半导体器件的封装结构示意图。

具体实施方式