[实用新型]一种提高键盘扫描速度的键盘电路

说明书

技术领域

本实用新型涉及计算机及自动控制系统的输入设备领域，具体为一种提高键盘扫描速度的键盘电路。 

背景技术

目前通用的键盘主要以矩阵式键盘为主，在键盘应用中，如何提高键盘扫描速度，如何在一定数量的I/O口下尽可能多地增加按键个数是两个重要问题。传统地采用线反转法可以通过较少的扫描步骤实现对键盘的扫描，从而减少键盘扫描时间，如实现N×N的矩阵键盘，采用线反转法可以实现简单的扫描程序，但所需的I/O口数量为2N个，占用I/O口数量较多。在申请号为200420014528的专利文献中公开了一种键盘电路，能够有效的减少占用的I/O口数量，实现N×N的矩阵键盘扫描所需的I/O口数量为N+1个，但是其扫描过程复杂，确定一个按键值需要扫描N次，且在矩阵键盘行列数不相等时无法实现减少占用I/O口数量的目的。 

实用新型内容

要解决的技术问题 

为解决现有技术中的问题，实现在一定按键数量的前提下，既减少键盘扫描电路占用的I/O口数，又能简化键盘扫描过程的目的，本实用新型提出了一种提高键盘扫描速度的键盘电路。 

技术方案 

本实用新型的技术方案为： 

所述一种提高键盘扫描速度的键盘电路，键盘电路为m×n的矩阵键盘电路，m表示行线数，n表示列线数，且行线数不大于列线数，其特征在于：行线和列线的一端均分别通过限流电阻与电源相连，行线的另一端分别通过PNP型开关三极管与I/O口P1.1、P1.2、……P1.m对应相连，列线中前m根列线的另一端分别通过NPN型开关三极管连接到I/O口P1.1、P1.2、……P1.m上；当n-m为偶数时，后n-m根列线中的一半列线分别通过PNP型开关三极管与I/O口P1.m+1、P1.m+2、……P1.(m+n)/2相连， 另一半列线分别通过NPN型开关三极管与I/O口P1.m+1、P1.m+2、……P1.(m+n)/2相连；当n-m为奇数时，另外n-m-1根列线中的一半列线分别通过PNP型开关三极管与I/O口P1.m+1、P1.m+2、……P1.(m+n-1)/2相连，另一半列线分别通过NPN型开关三极管与I/O口P1.m+1、P1.m+2、……P1.(m+n-1)/2相连，剩余的一根列线通过开关三极管与I/O口P1.(m+n+1)/2相连；所有开关三极管的基极分别通过限流电阻连接到I/O口P1.0；在每个按键位置行线与列线通过复合开关与地线相连；所有行线通过与门电路连接到中断输入口。 

所述一种提高键盘扫描速度的键盘电路，其特征在于：当行线数大于列线数时，将行线与列线互换。 

所述一种提高键盘扫描速度的键盘电路，其特征在于：行线的另一端分别通过NPN型开关三极管与I/O口P1.1、P1.2、……P1.m对应相连，列线中前m根列线的另一端分别通过PNP型开关三极管连接到I/O口P1.1、P1.2、……P1.m上。 

所述一种提高键盘扫描速度的键盘电路，其特征在于：当n-m为偶数时，后n-m根列线中的一半列线分别通过NPN型开关三极管与I/O口P1.m+1、P1.m+2、……P1.(m+n)/2相连，另一半列线分别通过PNP型开关三极管与I/O口P1.m+1、P1.m+2、……P1.(m+n)/2相连；当n-m为奇数时，另外n-m-1根列线中的一半列线分别通过NPN型开关三极管与I/O口P1.m+1、P1.m+2、……P1.(m+n-1)/2相连，另一半列线分别通过PNP型开关三极管与I/O口P1.m+1、P1.m+2、……P1.(m+n-1)/2相连。 

有益效果 

本实用新型设计的矩阵键盘电路，当行列数之和为2N，即为偶数时，所需的I/O口数为N+1，当行列数之和为2N+1，即为奇数时，所需的I/O口数为N+2，远比线反转法占用的I/O口数要少，且不要求矩阵行列数一定相等；同时采用该矩阵键盘电路，通过两次扫描就能得出按键的行值和列值，即可得出按键键值，无论是顺序扫描、定时扫描，还是中断扫描，均可提高键盘扫描速度，节省CPU时间。 

附图说明

图1：m×n矩阵键盘电路； 

图2：3×5矩阵键盘电路。 

具体实施方式

下面结合具体实施例描述本实用新型。 

本实施例是一个3×5的矩阵键盘电路。行线数为3，列线数为5。