[实用新型]印刷电路板显影曝光底片

说明书

技术领域

本实用新型关于一种印刷电路板显影曝光底片，特别关于一种可在一印刷电路板上同时显影出线路图样以及可供电测测试时治具对位用的对位孔的显影曝光底片。

背景技术

参见图3所示，现有技术的印刷电路板(Printed Circuit Board，PCB)的制作方式大概是在一多层板材30压合之后，先用钻孔机在该板材30上钻出导通孔和可供进行电测测试时治具对位用的对位孔31，接着利用一底片以曝光显影的方式在该板材30上显影出线路32，之后在该板材30表面进行防焊、镀金、文字印刷等制程，最后再通过电测测试来检查该板材30内部的线路32间的联机是否正常。

在上述印刷电路板制造的过程中，决定该印刷电路板能否顺利进行测试的最大关键在于曝光显影的步骤，该曝光显影步骤是利用底片照相原理，先把预先设计好的电路图印制在一可透光的底片上，并在该印刷电路板的一铜箔层上涂布一层感光层，接着将该印制有电路图的底片迭置于该感光层上以强光照射数秒钟，使该感光层上因受电路图盖覆而未曝光处成为铜箔的保护层，其余未受到电路图盖覆而产生曝光处则会在浸泡显影剂的时候被洗掉，然后将显像完成后的印刷电路板置于蚀刻液中，进一步将没有感光层保护的铜箔层腐蚀，最后再用清洗液对蚀刻完成的印刷电路板进行清洗。

其中，在进行上述曝光显影步骤中，由于该底片容易因周围环境的湿度、温度等因素而使其尺寸有膨涨或缩小的情况发生，特别是在利用强光照射进行曝光时，往往会使该底片因温度升高而膨胀，造成每片印刷电路板上所形成的线路32′的位置都会有些微的差距。尤其近年来一般消费性电子产品的外型不断朝轻、薄、短、小的趋势发展，相对的，所需印刷电路板的尺寸也越来越小，而设于该小尺寸印刷电路板中的线路32也越来越精细，底片些微的涨缩对该精细线路32来说，都会使该线路32间的相对位置大大的不同。如此一来，各印刷电路板在对位孔31位置固定但线路32、32′与对位孔31间相对距离与原本设计不同的情况下，将会使得测试该印刷电路板中线路32是否短路或断路的难度大幅提高。

此外，一般来说，印刷电路板上线路图样的设计是储存于计算机中统称为Gerber格式的档案里，在所述钻孔机上钻设导通孔与对位孔、在底片上印制线路图样、在板材30表面进行防焊、镀金、文字印刷、或是电测测试等制程中，各种加工或测试机具都是分别从计算机中Gerber格式的档案中抓取标准的数据，再根据该等标准数据来作业，亦即每一制程都是各自独立的，因此当其中一制程有误差时，往往会导致后续的制程产生问题。

目前可用来对上述现有技术的印刷电路板进行电测测试的方式有：

1.用可调式治具测试：须令操作人员配合每片印刷电路板上线路32的位置随时调整该可调式治具，因此相当费时费工；

2.用配备电荷耦合组件(Charge-Coupled Device，CCD)的测试机测试：此种配备有CCD的测试机的价格比一般测试机的价格高出10倍以上，测试治具也比一般治具贵且复杂，故而测试成本相对提高许多；

3.用飞针测试：飞针测试所花费的时间比使用一般测试机进行测试的时间高出几十倍，除了成本更高之外，也常造成交货延迟。

由此可见，上述线路32、32′与对位孔31间的相对位置会产生变化的印刷电路板，不但会使得后续电测测试步骤耗时、成本高，而且会导致部分印刷电路板因无法正常进行测试而交货延期，甚至无法出货，造成业者金钱及信用上的莫大损失。

实用新型内容

考虑到上述现有技术所存在的问题，本实用新型提供一种印刷电路板显影曝光底片，希望通过该设计来解决现有技术所制作的各印刷电路板上对位孔与线路间的相对位置各不相同，以致难以进行电测测试的缺点。

为了达到上述实用新型的目的，本实用新型所利采取的技术手段是在一印刷电路板显影曝光底片的片体上形成有线路图样以及对位孔图样。

所述印刷电路板显影曝光底片片体上可形成有至少一子区域，每一子区域包含一主板部与至少一折段部，所述线路图样形成于该子区域之主板部处。

所述对位孔图样可形成于该折段部处，或形成于该主板部处。

所述印刷电路板显影曝光底片可用于制作该印刷电路板时的曝光显影步骤中，其中，所述线路图样可在该印刷电路板上显影出可供电子组件电性连接的铜箔线路，所述对位孔图样可在该印刷电路板上显影出可供进行电测测试时治具对位用的对位孔的位置，一电荷耦合组件(Charge-Coupled Device，CCD)钻孔机侦测各对位孔的显影位置，并在该印刷电路板钻设出各对位孔。