[实用新型]一种大容量DRAM芯片存储阵列结构

说明书

技术领域

本实用新型涉及一种DRAM芯片存储阵列结构，尤其应用于大容量DRAM芯片的封装。

背景技术

随着DRAM芯片容量越来越大，基于客户的特殊需求，封装(package)大小对芯片面积的限制也越来越大。为了把芯片能封装在一个较小的package中，我们可以对存储器电路中存储单元阵列模块的构成及摆放做出一定的改进，当然，存储单元阵列的控制电路也需要做出相应的改进。

Package如图1所示，是一个长方形的结构，图2所示DRAM芯片也是一个长方形的结构。随着DRAM芯片容量的增大，DRAM芯片的面积也会相应增大，但是由于用户一些特殊需求，package的面积并不总是按比例增大，所以大容量的DRAM芯片面积往往在x或y方向受到package大小的限制，有时在两个方向都会受到限制。

如图2所示，DRAM芯片可以大体上分为四个部分：存储单元阵列，行译码器电路，列译码器电路，总控制电路。其中存储单元阵列的面积占了总芯片面积的绝大部分。假设我们要设计一个容量为图2所示DRAM芯片容量2倍的DRAM芯片，一般的有两种方法：

1、在x方向直接将存储单元阵列加倍，这样位线(bit line)会增加一倍，所以列译码器同时也会在x方向加倍并做相应的改进(因为列地址增加一位)，总控制电路也会在x方向加倍并做出相应的改进(列地址增加一位)。

2、在y方向直接将存储单元阵列加倍，这样字线(word line)会增加一倍，所以行译码器同时也会在y方向加倍并做相应的改进(因为行地址增加一位)，总控制电路在y方向不需要增加但要做出相应的改进(行地址增加一位)。

对于大容量的DRAM芯片，单独在x或y方向增大存储单元阵列将有可能受到package的限制，显然，以此方式排布的结构无法满足尽可能小体积封装的要求。

实用新型内容

本实用新型旨在提供一种大容量DRAM芯片存储阵列结构，以实现芯片扩容时，尽可能减小封装体积。

要想在x或y方向对DRAM芯片做出改进，存储单元阵列的构成及摆放的改进是最有效的。本实用新型考虑同时在x方向和y方向增大存储单元阵列，这样DRAM芯片就可能满足package的需求。

本实用新型的技术方案如下：

一种大容量DRAM芯片存储阵列结构，包括多个存储单元阵列以及相应的行译码器电路、列译码器电路和总控制电路；每个存储单元阵列沿位线方向分为上、下两组存储单元阵列模块，其中，下存储单元阵列模块的行模块数量为上存储单元阵列模块的行模块数量的一半；所述列译码器电路主要设置于上、下两组存储单元阵列模块之间。

上述下存储单元阵列模块是由标准模块分割成相同的两部分并将这两部分并排设置。

上述上存储单元阵列模块的列模块数量为A，下存储单元阵列模块在分割前的列模块数量为B，满足A-2B≥1；通常可考虑1≤A-2B≤3，最佳为A-2B＝1。

上述下存储单元阵列模块邻接总控制电路。

上述下存储单元阵列模块沿字线方向形成的剩余的空间设置有部分列译码器电路或者电源的电容，并且可以分担部分信号线的走线。

上述剩余的空间设置的部分列译码器电路为冗余修复控制电路。

本实用新型具有以下优点：

1、通过对DRAM芯片中存储单元阵列的构成及摆放的改进，并辅以对总控制电路和行、列译码器电路的改进，简单并且有效的解决了大容量DRAM芯片面积受封装限制的问题。

2、优点1中所述的存储单元阵列的构成及摆放，遵循了一定的原则，使得其实现方式简单，并且使得DRAM芯片的性能不会被降低。

3、存储单元阵列构成及摆放的改进导入的左下方剩余部分放置了列译码器电路的部分电路，可以分担部分信号线的走线，这使得整个DRAM芯片的布线更加容易。

附图说明

图1为封装外形示意图；

图2为传统DRAM芯片存储阵列的划分结构示意图；

图3为芯片扩容时传统技术手段采用x方向加倍(以1个存储单元阵列为例)的示意图；

图4为芯片扩容时传统技术手段采用y方向加倍(以1个存储单元阵列为例)的示意图；

图5为本实用新型实施例处理对象2G DDR3 DRAM芯片的结构示意图；

图6为本实用新型实施例实现4G DDR3存储单元阵列的初步图(以1个存储单元阵列为例)；