[发明专利]非晶硅栅极驱动线路的形成方法及液晶显示器形成方法

说明书

技术领域

本发明涉及液晶显示技术领域，特别涉及一种液晶显示器的非晶硅栅极驱动线路的形成方法及液晶显示器形成方法。

背景技术

液晶显示器(Liquid Crystal Display，LCD)是一种采用液晶材料制作的显示器，具有轻薄、功耗小、显示信息量大等优点，现已广泛应用于电子计算机、电子记事本、移动电话、摄像机、高清电视机等电子设备的显示装置。液晶显示装置的原理是，在电场作用下，液晶分子的排列会发生偏转，从而影响通过其的光线变化，这种光线的变化通过偏光片的作用可以表现为明暗的变化。因此，人们通过对电场的控制最终控制了光线的明暗变化，从而达到显示图像的目的。

一种典型的薄膜晶体管液晶显示器包括：上基板、下基板及上下基板间的液晶层。其中，上基板上通常设置有彩色滤光层，而下基板集成有薄膜晶体管阵列，上下基板外侧通常还粘贴有偏光片。

参考图1，图1为现有薄膜晶体管液晶显示器的一种下基板的结构示意图，包括：多条交叉的栅线14和数据线13，以及由多条栅线14和数据线13定义的像素单元阵列，所述栅线14由非晶硅栅极驱动电路12控制，数据线13由源极驱动电路11控制。其中，所述像素单元进一步包括：像素电极16，以及与像素电极16和薄膜晶体管(TFT)15，薄膜晶体管15的栅极与栅线14相连，薄膜晶体管15的源极与数据线13相连，薄膜晶体管15的漏极与像素电极16相连。数据线13上的显示信号在薄膜晶体管15导通时传输至像素电极16。

非晶硅栅极驱动电路12用于为栅线14提供驱动信号，包含多级移位寄存器单元(SR，shift register)。参考图2，图2为现有非晶硅栅极驱动电路12的结构示意图，包括：n级移位寄存器单元SR1～SRn，每一级移位寄存器单元(SR)均包括高电平信号输入端(VDDIN)、低电平信号输入端(VSSIN)、第一时钟信号输入端(CLKIN)、第二时钟信号输入端(CLKBIN)、栅极驱动信号输出端(OUT)、信号输入端(INPUT)以及复位信号输入端(RSTIN)，除第一级移位寄存器单元SR1和最后一级移位寄存器单元SRn之外，每一级移位寄存器单元的栅极信号输出端(OUT)均与其相邻的上一级移位寄存器单元的复位信号输入端(RSTIN)以及与其相邻的下一级移位寄存器单元的信号输入端(INPUT)相连，第一级的移位寄存器单元SR1的信号输入端(INPUT)输入帧起始信号STV，最后一级移位寄存器单元SRn的信号输出端(OUT)和与其相邻的上一级移位寄存器单元SRn-1的复位信号输入端(RSTIN)以及与其自身的复位信号输入端(RSTIN)相连。每一级移位寄存器单元(SR)的信号输出端(OUT)均连接至一条栅线(GL)，用于为该栅线(GL)提供驱动信号。每一级移位寄存器(SR)的高电平信号输入端(VDDIN)与高电平信号输入线VDD相连，高电平信号输入线VDD中输入有高电平信号；低电平信号输入端(VSSIN)与低电平信号线VSS相连，低电平信号线VSS中输入有第电平信号；第一时钟信号输入端(CLKIN)与第一时钟信号线CLK相连，第一时钟信号线CLK输入有第一时钟信号；第二时钟信号输入端(CLKBIN)与第二时钟信号线CLKB相连，第二时钟信号线CLKB输入有第二时钟信号。

图3为现有非晶硅栅极驱动电路第一时钟信号CLK、第二时钟信号CLKB、帧起始信号STV以及移位寄存器单元(SR)的信号输出端(OUT)输出信号的时序图。参考图3，每一级移位寄存器单元(SR)的信号输出端(OUT)每隔一帧时间输出一个高电平，控制相应的薄膜晶体管(TFT)打开，从而实现液晶显示器的逐行扫描，最后一级移位寄存器单元SRn输出的高电平同时作为自身和上一级移位寄存器单元SRn-1的复位信号。

随着非晶硅技术的发展，非晶硅栅极驱动电路和液晶像素单元集成制造在液晶显示器的基板中。但是现有集成工艺形成的液晶显示器，非晶硅栅极驱动电路中在电路布线节点102(图2所示)的一些接触点会失效，使得栅极驱动信号可能不会适当的施加在液晶显示器基板的栅线上，导致显示缺陷。

更多关于非晶硅栅极驱动电路的介绍请参考专利号为US5222082的美国专利。

发明内容

本发明解决的问题提供一种非晶硅栅极驱动线路的形成方法及液晶显示器形成方法，提高非晶硅栅极驱动电路接触点的稳定性，提高液晶显示器的性能。

为解决上述问题，本发明提供了一种非晶硅栅极驱动线路的形成方法，包括：