[发明专利]硅通孔检测结构及检测方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种硅通孔检测结构及检测方法。

背景技术

随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(Through Silicon Via，TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。

目前形成硅通孔的主要方法包括：利用干法刻蚀在硅衬底的第一表面形成通孔；在所述通孔侧壁和底部表面形成绝缘层；采用电镀的方法将铜填充满所述通孔，并用化学机械抛光移除多余的铜电镀层；对所述硅衬底的与第一表面相对的第二表面进行化学机械抛光，直到暴露出填充满铜的通孔，形成硅通孔。更多关于硅通孔的形成工艺请参考公开号为US2011/0034027A1的美国专利文献。

在现有技术中，所述绝缘层的材料通常为氧化硅，硅衬底的材料为硅。由于后续形成互连层的温度通常都比较高，铜、硅、氧化硅都会发生热膨胀，但由于所述三种材料的热膨胀系数各不相同，铜的热膨胀系数最大，铜的体积增幅最大，而位于所述半导体基底、绝缘层内的硅通孔的容积的增幅不足以满足铜的体积增幅，请参考图1，硅通孔01内的铜从硅通孔的开口处挤出，形成铜突起02，所述铜突起02会使得后续形成的金属层03和层间介质层04表面不平整，可能产生缺陷，影响互连结构的电学性能。当所述硅通孔表面已经形成有互连结构时，所述铜突起更会影响所述互连结构的电学性能，甚至可能会导致金属层短路或断路。即使所述硅通孔的温度从形成互连层时的高温降到室温，铜发生收缩，但由于铜在热膨胀时晶格的排列发生了变化，所述硅通孔中铜的形状很难完全复原，仍会形成较小的铜突起，影响互连结构的电学性能。

发明内容

本发明解决的问题是提供一种硅通孔检测结构及检测方法，可以很方便的检测所述硅通孔表面是否存在铜突起。

为解决上述问题，本发明技术方案提供了一种硅通孔检测结构，包括：

半导体基底，位于所述半导体基底内的硅通孔；

位于所述半导体基底和硅通孔表面的层间介质层；

位于所述层间介质层表面的检测金属层，所述检测金属层位于所述硅通孔的正上方。

可选的，所述检测金属层的形状为S型。

可选的，一个硅通孔正上方具有一个检测金属层。

可选的，一个硅通孔上方具有至少两个检测金属层。

可选的，至少两个硅通孔上方具有同一个检测金属层。

可选的，所述检测金属层的尺寸大于或等于所述硅通孔的尺寸。

可选的，还包括，位于所述硅通孔和部分半导体基底表面的金属互连层。

本发明技术方案还提供了一种利用上述的硅通孔检测结构的检测方法，包括：

将检测电压施加在所述硅通孔和检测金属层两端；

利用所述检测电压检测所述硅通孔和检测金属层之间的击穿电压，从而判断所述硅通孔表面是否存在铜突起。

可选的，所述硅通孔检测结构中的一个硅通孔上方具有至少两个检测金属层，分别在每一个检测金属层和硅通孔两端施加检测电压，从而判断所述硅通孔对应区域的表面是否存在铜突起。

可选的，当所述击穿电压小于所述参考击穿电压时，判断出所述硅通孔表面存在铜突起。

本发明技术方案还提供了一种利用所述硅通孔检测结构的检测方法，包括：

将检测电压施加在所述检测金属层两端；

利用所述检测电压检测所述检测金属层的电阻值，从而判断所述硅通孔表面是否存在铜突起。

可选的，当所述电阻值大于所述参考电阻值时，判断出所述硅通孔表面存在铜突起。

与现有技术相比，本发明技术方案具有以下优点：

本发明实施例的硅通孔检测结构中的检测金属层位于硅通孔的正上方。当利用所述检测电压检测所述硅通孔和检测金属层之间的击穿电压，所述检测金属层的电阻值，从而判断所述硅通孔表面是否存在铜突起，检测敏感、方便。