[发明专利]一种FPGA动态加载配置文件的方法

说明书

技术领域

本发明属于数字信号处理领域，尤其涉及一种FPGA动态加载配置文件的方法。

 

背景技术

目前，以FPGA+DSP为构架的硬件平台广泛应用于通信﹑图像处理﹑能源交通等众多领域，其中DSP主要负责系统流程控制，FPGA则给DSP提供复位及工作时钟等信号并进行数字信号处理及与外部接口交联，这种工作组合是以FPGA+DSP为构架的硬件平台的典型应用。但在系统工作过程中，会出现平台上电后FPGA工作异常的情况，特别是在某些特殊的工作环境，如高低温以及输入电源波动的情况下，FPGA在平台上电后工作异常的现象较为频繁，并且在平台运行过程中，系统也会偶尔出现工作异常（如“死机”）的现象。

 

发明内容

本发明的目的在于：提供一种FPGA动态加载配置文件的方法，旨在解决现有的FPGA+DSP为构架的硬件平台上电后容易出现FPGA工作异常的问题。

本发明的目的是这样实现的：

一种FPGA动态加载配置文件的方法，将FPGA的Hardwarerst端口与PROG_B端口等电压连接，所述Hardwarerst端口为FPGA的一个闲置的I/O端口，所述PROG_B端口的电平状态决定FPGA是否重新加载配置文件；DSP通过控制所述Hardwarerst端口的输出信号来控制PROG_B端口的状态，在平台上电时，DSP控制FPGA加载配置文件，并控制FPGA进行自检，并根据FPGA的自检结果一旦发现FPGA工作异常则控制FPGA重新加载配置文件。

在平台运行过程中出现工作异常时，在平台不断电的情况下通过外部接口控制FPGA重新加载配置文件实现平台的系统复位。

预设掉电不丢失变量Hardwarerstcnt，初始化时置0；平台上电时，DSP将先控制FPGA进行配置文件的加载；DSP开始工作后，读取Hardwarerstcnt的值，如果Hardwarerstcnt为0，则将Hardwarerstcnt加1并保存，并再判断Hardwarerstcnt是否大于3，如果不大于3，则再控制FPGA的Hardwarerst的输出信号为低，控制FPGA清除其加载的配置文件并进行重新加载；加载完成后，DSP将复位重新工作；当所述Hardwarerstcnt不为0时，DSP控制FPGA进行自检；DSP读取该自检结果，并根据该自检结果检测FPGA工作是否异常，如果发现FPGA工作异常，则再次将Hardwarerstcnt加1并保存，如果Hardwarerstcnt不大于3，则再控制FPGA的Hardwarerst的输出信号为低；如果Hardwarerstcnt大于3或是FPGA的自检结果正常时，DSP将上报FPGA的自检结果，并将Hardwarerst置0并保存，平台上电过程结束。

所述Hardwarerst端口和PROG_B端口之间通过一个0欧电阻连接。

本发明的突出优点是：本发明通过在平台上电时，DSP会自动控制FPGA加载配置文件，同时在自检过程中如果发现FPGA工作异常则控制FPGA重新加载配置文件；在平台运行过程中出现工作异常时，在平台不断电的情况下可通过外部接口控制FPGA重新加载配置文件实现平台的系统复位，很好的提高了平台的稳定性和维护性，可以有效地避免平台上电FPGA工作异常的情况出现，解决了平台运行过程中出现的工作异常现象。

 

附图说明

图1是本发明实施例提供的FPGA动态加载配置文件的方法的实现流程图。

 

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例提供的FPGA动态加载配置文件的方法在平台上电时，DSP会自动控制FPGA加载配置文件，同时在自检过程中如果发现FPGA工作异常则控制FPGA重新加载配置文件。在平台运行过程中出现工作异常时，在平台不断电的情况下可通过外部接口控制FPGA重新加载配置文件实现平台的系统复位，很好的提高了平台的稳定性和维护性。