[发明专利]一种高效读取的串行Flash缓冲器控制电路

权利要求书

1.一种高效读取的串行Flash缓冲器控制电路，包括缓冲器模块，用于Flash数据的预读取和缓存，其特征在于，所述控制电路还包括：地址命中算法逻辑模块，用于判断处理器访问的数据是否存在于缓冲器模块内；数据有效算法逻辑模块，用于判断缓冲器模块中数据是否有效。

2.根据权利要求1所述的串行Flash缓冲器控制电路，其特征在于，所述缓冲器控制电路，还有一个用于对串行Flash进行连续读操作的访问控制电路模块。

3.根据权利要求1所述的串行Flash缓冲器控制电路，其特征在于，所述缓冲器模块中每字节单元具有相应的数据有效标志位。

4.根据权利要求1所述的串行Flash缓冲器控制电路，其特征在于，所述地址命中算法逻辑模块包括地址实命中算法和地址虚命中算法。

5.根据权利要求1和3所述的串行Flash缓冲器控制电路，其特征在于，所述数据有效算法逻辑模块用于计算数据是否有效，并写入所述数据有效标志位。

6.根据权利要求1至5所述的串行Flash缓冲器控制电路，其特征在于，所述串行Flash缓冲器控制电路所在地址被所述处理器设为Cache工作区。

7.根据权利要求1至6所述的串行Flash缓冲器控制电路，其特征在于，所述缓冲器模块从所述串行Flash连续预读取和缓存数据后，所述处理器向所述串行Flash缓冲器控制电路发起读操作，首先由所述地址命中算法逻辑模块中所述地址实命中算法判断所述读操作需要的数据是否实命中，是则直接从所述缓冲器模块读取数据，完成所述读操作；否则，继续由所述地址虚命中算法判断所述读操作需要的数据是否虚命中，是则等待数据有效后即返回，否则由所述缓冲器模块从所述串行Flash读取并返回所述处理器，由所述数据有效算法逻辑模块对所述缓冲器模块中数据进行有效性判断和标记。