[发明专利]半导体封装件及其制法

说明书

技术领域

本发明关于一种半导体封装件，尤指一种防电磁干扰的半导体封装件及其制法。

背景技术

随着电子产品轻薄短小及系统整合的趋势，现今已发展出一种系统级封装(System in package；SIP)，将一个或多个芯片、被动组件等不同的电子组件整合在同一个封装件中，当整合的组件含有射频(Radio frequency，RF)组件或其它电磁组件，容易造成邻近其它电子组件的电磁干扰(Electromagnetic Interference简称EMI)，且封装件中的电子组件积集度日益增加，使得各该电子组件之间的相对位置越来越靠近，所以各该电子组件之间的EMI问题更显重要。

第7701040号美国专利揭露一种防电磁干扰的半导体封装件，如图1所示，于一承载件10上形成具有屏蔽层11的多个基板12，且各该基板12上设有多个封装体，如射屏(RF)单元16a与基频(base band)单元16b，而各该基板12的侧边具有电性连接垫120以供结合焊锡凸块，又于该基板12的边缘、射屏单元16a及基频单元16b上镀覆另一屏蔽层13。最后，移除该承载件10，以获取多个个半导体封装件1。

然而，现有半导体封装件1中，该屏蔽层13不能形成于该电性连接垫120上，否则会造成短路，所以于该电性连接垫120上先形成光阻，待形成屏蔽层13之后，移除该光阻以外露电性连接垫120，致使工艺繁杂且增加工艺时间，导致制作成本提高。

然而，如何克服现有技术的种种问题，实为一重要课题。

发明内容

为解决上述现有技术的种种问题，本发明提供一种半导体封装件，包括：载板；多个封装体，设于该载板上；挡架，设于该载板上，并位于该些封装体之间；封装胶体，形成于该载板上，以包覆该些封装体与该挡架，并令该挡架的部分表面外露于该封装胶体；以及屏蔽组件，电性连接该挡架。

本发明还提供一种半导体封装件的制法，包括：提供一载板；形成多个封装体于该载板上；设置挡架于该些封装体之间；形成封装胶体于该载板上，以包覆该些封装体与该挡架，并令该挡架的部分表面外露于该封装胶体；以及将一屏蔽组件电性连接该挡架。

前述的半导体封装件及其制法，该屏蔽组件可为以溅镀方式形成于该封装体上的金属层。或者，该屏蔽组件可为金属盖，盖设于该封装体上。

前述的半导体封装件及其制法，形成该挡架的材质可为导电材，且该挡架可具有挡板，以借之立设于该载板上并位于各该封装体之间。

另外，前述的半导体封装件及其制法，该封装体可为半导体芯片或具有半导体芯片的封装结构。

由上可知，本发明半导体封装件及其制法，借由屏蔽组件形成于该封装胶体上，且借由该挡架与该屏蔽组件作为屏蔽结构，所以相比于现有技术，本发明的封装体周围均有屏蔽结构，因而可有效防止外界电磁波干扰该些封装体的内部电路。

此外，借由该挡架的设计及屏蔽组件形成于该封装胶体上，因而无需考量该载板的线路布设，所以相比于现有技术，本发明的工艺更简易，且工艺时间更短，因而可降低制作成本。

附图说明

图1用于显示第7701040号美国专利的半导体封装件的制法的剖面示意图；

图2A至图2D为本发明半导体封装件的剖面示意图；其中，图2C’及图2D’为图2C及图2D的其它实施例；以及

图3A至图3B为本发明半导体封装件的另一实施例的立体示意图。

主要组件符号说明

1，2，2’            半导体封装件

10                   承载件

11、13               屏蔽层

12                   基板

120                  电性连接垫

16a                  射频单元

16b                  基频单元

20                   载板

202                  焊球

22a                  第一封装体

22b                  第二封装体

220a，220b           封装基板

221a                 第一芯片

221b                 第二芯片