[发明专利]存储设备、存储模块及电子设备

说明书

技术领域

本发明涉及存储设备。特别地，本发明的一个实施例涉及用于保持数据的存储单元的结构。··

背景技术

利用半导体特性的存储设备(下文中就将其称为存储设备)已配备在多种电子设备中并进入到多种产品中。存储设备可被粗略地分为易失性存储器和非易失性存储器。易失性存储器在其范畴里包括寄存器、SRAM(静态随机存取存储器)和DRAM(动态随机存取存储器)；非易失性存储器在其范畴里包括闪速EEPROM(闪存)。

用电路(诸如，触发器)保持所存储数据的SRAM在每个存储单元包括很多元件(比如，每个存储单元有六个晶体管)，这增加了单位存储容量的成本。

而另一方面，DRAM却具有简单的结构，其中每个存储单元由一个晶体管和一个电容器组成。因此，与其他的易失性存储器相比，包括在每个存储单元中的半导体元件的数目较少，由此可提高每单位面积的存储容量并可降低成本。然而，在DRAM中，在读取所存储数据的过程中数据会丢失，且随着时间的逝去将从晶体管泄漏电荷，由此所存储的数据也会丢失；因此，需要每秒将刷新操作重复几十次。对刷新操作的重复导致功耗的增加。

专利文献1揭示了一种DRAM的结构，其中将易失性存储器和非易失性存储器进行组合，从而不需要进行刷新操作。··

[参考文献]··

专利文献1：日本公开专利申请第2003-308691号··

发明内容··

当电荷累积在闪存的浮动栅极(也称为电荷累积层)时，作为非易失性存储器的闪存需要电压绝对值为大约20V的电压，这高于易失性存储器的电压绝对值。大电压值导致在重复操作过程中功耗的增加。因此，为了优先降低功耗，已在许多情况中采用具有简单结构的DRAM(其中每个存储单元由一个晶体管和一个电容器组成)，其可在低电压进行操作。

然而，在该可以低电压进行操作的简单结构的DRAM(其中每个存储单元由一个晶体管和一个电容器组成)中，当读出数据的时候写入的数据将被破坏；由此，甚至对相同数据进行重复写入是必需的。相应地，通过重复刷新操作，增加了功耗。

考虑到以上的因素，本发明一个实施例的一个目的是提供一种刷新操作的频率被降低的存储设备。此外，本发明一个实施例的一个目的是提供一种可以在不破坏写入数据的情况下从中读出数据的存储设备。

本发明的一个实施例为包括多个存储单元的存储设备，其中每个存储单元包括第一晶体管和第二晶体管。该第一晶体管包括第一电极、第二电极和第一栅电极，该第一电极为源极和漏极中的一个，该第二电极为所述源极和漏极中的另一个，该第一栅电极与第一沟道形成区重叠，且在该第一栅电极和该第一沟道形成区之间设置绝缘膜。该第二晶体管包括第三电极、第四电极和第二沟道形成区，该第三电极为源极和漏极中的一个，该第四电极为所述源极和漏极中的另一个，该第二沟道形成区设置在第二栅电极和第三栅电极之间，且在该第二沟道形成区和该第二栅电极之间以及在该第二沟道形成区和该第三栅电极之间设置有绝缘膜。所述第一沟道形成区和第二沟道形成区包含氧化物半导体，且所述第二电极直接连接于所述第二栅电极。

本发明的一个实施例为包括多个存储单元的存储设备，其中每个存储单元包括第一晶体管和第二晶体管。该第一晶体管包括第一电极、第二电极和第一栅电极，该第一电极为源极和漏极中的一个，该第二电极为所述源极和漏极中的另一个，该第一栅电极与第一沟道形成区重叠，且在该第一栅电极和该第一沟道形成区之间设置绝缘膜。该第二晶体管包括第三电极、第四电极和第二沟道形成区，该第三电极为源极和漏极中的一个，该第四电极为所述源极和漏极中的另一个，该第二沟道形成区设置在第二栅电极和第三栅电极之间，且在该第二沟道形成区和该第二栅电极之间以及在该第二沟道形成区和该第三栅电极之间设置有绝缘膜。所述第一沟道形成区和第二沟道形成区包含氧化物半导体，且所述第二电极直接连接于所述第二栅电极。其中包括所述第一沟道形成区的活性层重叠于所述第一栅电极的区域小于其中包括所述第二沟道形成区的活性层重叠于所述第二栅电极或所述第三栅电极的区域。

本发明的一个实施例是一种存储设备，其中在上述结构中，包括所述第一晶体管的所述第一沟道形成区的活性层包括一区域，该区域的电阻通过增加掺杂剂而被减小，且所述第一栅电极与所述第一和第二电极通过所述区域而被分隔开。

本发明的一个实施例是一种存储设备，其中在上述结构中，所述第一晶体管设置在与所述第二晶体管所设置的层不同的层中。