[发明专利]改善之鳍式场效晶体管

说明书

相关申请的交叉参考

本申请交叉参考同时提交、与本申请具有相同受让人、名称为“FINFET WITHSTRESSORS”的美国专利申请(申请号________；代理人档案号CSM P 2010 NAT 09 US0)，其内容籍由参考纳入本申请。

背景技术

业界已在研究针对下一代器件的鳍式晶体管，例如22纳米以下技术。这可能是由于，例如，鳍式晶体管有助于高集成密度。不过，传统的鳍式晶体管呈现高寄生结电容，从而降低了性能。另外，形成鳍式晶体管的传统制程导致高度变化大，使得整个晶圆上的器件特性发生变化，从而降低了可靠性及良率。

因此，需要提供性能改善、变化降低的鳍式器件。

发明内容

这里描述形成器件的方法。该方法包括提供基板，其制备有器件区，该器件区包括掺杂隔离阱，以及在该基板上方设置介电层。该介电层包括位于第一介电子层上方的第二介电子层。在该介电层中形成鳍式结构。该方法进一步包括移除该介电层的其中一部分。移除该介电层之该部分的步骤保留该鳍式结构的上半部分延伸超出该第一介电子层之顶部表面。形成跨越该鳍式结构的栅极，以及邻近该栅极在该鳍式结构中形成掺杂源/漏区。

在另一实施例中揭露一器件，其基板之顶部表面上制备有介电层。该介电顶部表面包括非选择性蚀刻介电顶部表面。该器件进一步包括在该介电层中之该基板上设置鳍式结构。该鳍式结构包括底部及顶部。该顶部延伸超出该非选择性蚀刻介电顶部表面。该顶部确定器件高度以及该非选择性蚀刻顶部表面降低整个晶圆上鳍式结构的高度变化。

籍由参阅下面的说明及附图，本发明所揭露的上述及其它目的以及优点和特征将变得显而易见。而且，应当了解，这里所述不同实施例的特征并非相互排斥，而是可进行各种排列和组合。

附图说明

附图中，类似的附图标记通常指不同视图中的相同组件。另外，附图并不一定按比例绘制，相反，重点放在描述本发明的原理。在下面的说明中参照附图描述本发明的不同实施例。

图1a至1c显示器件之一实施例的不同视图。

图2a至2c显示器件之另一实施例的不同视图。

图3a至3c显示器件之另一实施例的不同视图。

图4a至4c显示器件之再一实施例的不同视图。

图5a至5c显示器件之一替代实施例的不同视图。

图6a至6g显示形成器件之流程的一实施例的剖视图。

图7a至7b显示形成器件之流程的一实施例的剖视图。

图8a至8b显示形成器件之流程的另一实施例的剖视图。

图9a至9b显示形成器件之流程的再一实施例的剖视图。

图10a至10c显示形成器件之流程的另一实施例的剖视图。

具体实施方式

实施例通常涉及器件，例如半导体器件或集成电路。尤其，一些实施例涉及用于形成集成电路的晶体管。该集成电路可为任意类型的集成电路。例如，该集成电路可为动态或静态随机访问储器、信号处理器或片上系统(system on chip；SoC)器件。该集成电路可纳入例如消费类电子产品，例如电脑、手机以及个人数字助理(personal digital assistant；PDA)中。本发明还适用其它类型的器件或产品。

图1a至1c显示器件100的不同视图。图1a显示该器件的顶视图，图1b显示该器件沿A-A’的三维视图，图1c显示器件沿B-B’的剖视图。例如，该器件包括集成电路。还可使用其它类型的器件。参照图1a至1c，基板105充当该器件的基座。该基板例如包括硅基板。该基板可为轻掺杂基板。例如，该基板可为轻掺杂p型(p-)基板。在某些实施例中，该基板可为轻掺杂n型(n-)基板。本发明还可使用其它类型的基板。例如，该基板可为p型(p+)重掺杂、n型掺杂或本质基板，或具有其它类型半导体材料的基板，例如锗化硅(SiGe)、锗(Ge)、砷化镓(GaAs)或任意其它合适的半导体材料，包括后续开发的材料。

该基板制备有针对晶体管110的器件区。在一实施例中，该晶体管包括鳍式场效晶体管(finFET)。该器件可包括其它器件区(未图示)。例如，该基板可包括用于形成其它类型的晶体管或集成电路组件的其它器件区。例如，该基板可包括p型及n型组件，例如高、中、低电压的p型及n型组件。针对该些组件设置不同类型的n型及p型阱。P型掺杂可包括硼(B)、铝(Al)、铟(In)或其组合，而n型掺杂可包括磷(P)、砷(As)、锑(Sb)或其组合。