[发明专利]一种基于总线的测试模块

说明书

技术领域

本发明提供一种基于PXI总线的数字测试模块。 

背景技术

随着数字系统的日益复杂化，对数字系统和数宁器件的测试变得越来越复杂。传统手段通常采用数字信号发生器提供激励并使用逻辑分析仪采集响应数据，很难在激励和响应之间建立复杂的逻辑推理关系，所以现代自动测试系统中需要功能更加强大的高速数字测试仪器。PXI总线是新一代自动测试总线，它具有体积小、测量速度快、使用方便等一系列优点，现已用在新一代武器系统的测试中。 

基于PXI总线数字测试模块是一种重要的数据域测试仪器，能够在数字系统的设备调试和故障诊断中根据实际需要，对目标系统施加数字激励，捕获系统产生的响应数据，为数字系统性能测试、现场调试、故障诊断提供有价值的试验依据，因而具有广泛的用途和重要的应用价值。 

发明内容

基于PXI总线数字测试模块可以产生数据图形和图形宽度均可编程的并行和串行数据，同时，也可产生输出电平和数据速率可编程的任意波形，或者一个预先规定的数据流，并由选通信号和时钟信号来控制。它可以模拟数字系统功能测试的输入激励信号，检测被测器件在规定电平和正确定时激励的输出，经过功能测试可以知道被测系统的典型状态，这在数字设 备的调试和故障诊断都是十分重要的，因而具备广泛的应用前景。该发明主要解决了如下技术问题： 

1、采用的同步静态随机存储器SRAM，具有较高的存取访问速度和存储容量，保证了存储深度、最大数据速率等关键技术指标的实现。模块内部的三片SRAM各司其职，分别在一个时钟周期内负责输出激励、记录响应、定义通道方向，解决了任一通道可在使用过程中随时按需要输出激励或者捕获响应这一技术难题。 

2、采用DDS技术设计高分辨频率的可变时钟，产生了频率可以按要求变化的时钟信号，使模块能以灵活多变的数据速率完成测试任务，满足了用户在不同应用场合下的使用要求。同时利用DDS相位可控的功能实现了采样时钟一个周期内的调节。 

3、由三态总线缓冲器构成的前端驱动电路，激励输出具备较强的电流驱动能力，实现了激励和响应之间的高速切换。 

4、利用LabWindows CVI编写的仪器驱动程序和软面板，充分考虑用户测试数字系统的实际需要，能够按位编辑激励数据的电平高低、时序关系、输入输出方向，响应数据在软面板上能够正确显示，可在逻辑显示界面清晰直观地观察激励/响应之间的时序关系。 

5、采用PXI背板时钟和触发总线实现了高精度的同步触发。 

本发明专利主要包括硬件、软件两个部分，硬件部分包括用于模块与总线通讯的PXI总线接口，用于输出激励、接收响应、位定义的三片同步SRAM，用于向SRAM和连续地址产生模块提供时钟的时钟产生模块，用于在测试时产生连续地址的连续地址产生模块，用于同步触发的同步触发模 块以及用于为输出提供驱动的前端驱动电路等等。 

软件部分包括符合VPP规范的软面板，包括一个主面板，三个副面板，(输出激励数据的编辑面板，响应数据显示软面板，逻辑数字波形显示界面)，以及底层硬件驱动。 

1.PXI总线数字测试模块硬件设计部分 

1.1PXI模块接口方案 

PXI接口电路起到模块与PXI总线之间的桥梁作用，负责把PXI总线上的数据和命令传送到模块的功能电路，并且把模块中的数据和对处理器的请求传送到PXI总线；EEPROM用于存储接口电路的初始化信息，并在系统复位后为接口电路装入初始化信息初始化接口电路的配置寄存器：由于PXI协议比较复杂，本模块的接口电路利用PCI9030芯片构造PXI接口，用可编程逻辑器件实现用户接口逻辑，包括地址/数据信号、I/O读写信号、存储器读写控制信号以及等待周期产生逻辑和总线控制逻辑等。 

1.2PXI模块功能逻辑电路部分 

利用FPGA实现数字测试模块的功能电路部分，该部分是整个模块的核心部分，其中所有的功能电路都是用Verilog HDL这种硬件描述语言来描述的总线接口、SRAM控制、可变时钟产生、连续地址的产生、同步触发模块等。 

1.3PXI模块前端驱动电路部分