[发明专利]一种基于总线的测试模块

权利要求书

1.一种基于PXI总线的数字测试模块，其特征在于：包括PXI接口电路(1)，可编程逻辑处理电路(2)，触发电路(3)，SRAM控制电路(4)，前端驱动电路(5)和供电电路(6)，多模块同步实现(7)：供电电路(6)给各模块提供所需的电源。

2.根据权利要求1所述的一种基于PXI总线的数字测试模块，其特征在于所述的P XI总线接口电路(1)：采用的是2mm密度的针孔式连接器电路。

3.根据权利要求1所述的一种基于PXI总线的数字测试模块，其特征在于所述的PXI总线接口电路(1)：采用PCI9030作为接口转换电路。

4.根据权利要求1所述的一种基于PXI总线的数字测试模块，其特征在于可编程逻辑处理电路(2)：采用的XILINX公司的VIRTEX系列FPGA电路。

5.根据权利要求1所述的一种基丁PXI总线的数字测试模块，其特征在于该板的同一个时钟最终都来自PXI背板的同一个时钟，可以达到很好的同步精度。

6.根据权利要求1所述的一种基于PXI总线的数字测试模块，其特征在于采用DDS电路可以实现灵活多样的采样输出时钟。

7.根据权利要求1所述的一种基于PXI总线的数字测试模块，其特征在于通过调节DDS的相位实现采样窗口的滑动。

8.根据权利要求1所述的一种基于PXI总线的数字测试模块，其特征在于模块与总线的接口部分以及功能电路部分，采用Verilog HDL(Hardware Description Language)语言实现总线对模块各个功能部分的控制逻辑。

9.根据权利要求1所述的一种基于PXI总线的数字测试模块，其特征在于针对模块的多通道，高数据速率，大存储深度等较高的技术指标要求，选择了三片大容量、高速同步静态随机存储器(SRAM)为核心器件。一片用于获取响应数据，一片用于输出激励数据，一片用于在一个时钟周期内将任一通道配置成激励/响应。这三片SRAM配合连续地址序列和同步时钟的方式，输出一个激励/响应可随时切换的数字激励响应序列。

10.根据权利要求1所述的一种基于PXI总线的数字测试模块，其特征在于模块中利用FPGA实现对上述SRAM的控制。利用三态总线缓冲门设计了前端驱动电路，保证了激励输出有较大的驱动电流和激励响应之间的高速切换。

11.根据权利要求1所述的一种基丁PXI总线的数字测试模块，其特征在于利用LabWindows CVI编写了符合VPP规范的仪器的驱动程序和软面板，针对数字系统测试的需要，编制了可直观反映激励数据的逻辑电平、时序关系、输入输出方向的友好界面，以及激励数据到SRAM的载入和响应数据到主机的上传显示。并提供了一个逻辑分析显示窗口，使用户直观地分析观察一个复杂数据流中任意一个令人感兴趣的片断。