[发明专利]半导体存储装置

说明书

技术领域

本发明涉及具备分别包含为了选择不良存储器单元的代替单元而可选择性地切断自如的多个熔丝片的熔丝断路器(fuse block)的半导体存储装置。

背景技术

以往，公知一种具备用于选择不良存储器单元的代替单元的熔丝断路器的半导体存储装置(专利文献1)。

图1是表示与专利文献1的半导体存储装置结构不同的、具有熔丝断路器的现有的半导体存储装置1的图。在存储器单元阵列5与存储器单元阵列6之间，设置有栅极阵列10。在栅极阵列10与存储器单元阵列5之间，排成一列地配置有逻辑电路21、熔丝断路器31及32。在栅极阵列10与存储器单元阵列6之间，排成一列地配置有逻辑电路22、熔丝断路器33及34。此外，实际上还排列配置有未图示的多个熔丝断路器。

熔丝断路器31～34分别为例如由用于存储构成存储器单元阵列5和6的存储器单元中的不良存储器单元(未图示)的不良存储器地址的多个熔丝片(未图示)所构成的断路器(block)，能够通过利用激光照射而选择性地切断该熔丝片所得到的切断状态，存储与不良存储器单元对应的不良存储器地址。

逻辑电路21以及22分别为例如如下所述的电路，即，其在由熔丝断路器31～34分别设定的不良存储器地址与来自外部的存储器访问信号所表示的存储器地址一致的情况下，选择与该不良存储器地址对应的一个预备存储器单元(未图示)。

在栅极阵列10、与逻辑电路21、22以及熔丝断路器31～34之间，设置有针对栅极阵列10的专用电源布线，即VSS供给用的电源布线41及42和VDD供给用的电源布线51及52。另外，在逻辑电路21、22以及熔丝断路器31～34上，设置有针对这些的逻辑电路以及熔丝断路器的专用电源布线，即VSS供给用的电源布线43及44和VDD供给用的电源布线53及54。

另外，设置有对构成栅极阵列10的晶体管(未图示)供给VSS电位的供给布线60-1～60-n(n为2以上的整数)、以及供给VDD电位的供给布线65-1～65-n。各条供给布线60-1～60-n的一端与电源布线41连接，另一端与电源布线42连接。各条供给布线65-1～65-n的一端与电源布线51连接，另一端与电源布线52连接。

专利文献1：专利第3099802号公报。

然而，近年来伴随着存储器单元阵列的大容量化，需要多个逻辑电路和熔丝断路器，从而难以将逻辑电路与熔丝断路器如图1所示在栅极阵列10的两侧并排配置各一列。

因此，如图2所示，考虑在栅极阵列10的专用的电源布线41、42、51及52的外侧，将逻辑电路21～26和熔丝断路器31～36并排配置在相互不同的列上。然而，在此构成的情况下，还需要用于设置向逻辑电路21～26供给VSS以及VDD的4根电源布线45、46、55以及56的区域，从而导致存在与以往相比半导体存储装置1的尺寸变大的问题。

发明内容

本发明是鉴于上述问题而提出的，其目的在于提供一种通过节省空间而使得能够设置比以往更多的逻辑电路以及熔丝断路器的半导体存储装置。

本发明的半导体存储装置包括：存储器单元阵列，由多个存储器单元构成；多个熔丝断路器，各自包含与电源布线以及接地布线分别连接且经由熔丝露出窗向外部露出并相互并列设置的多个熔丝片，并分别存储由所述熔丝片的选择性切断状态所确定的不良存储器地址；选择电路，根据访问所述存储器单元之一的访问信号所表示的存储器地址与所述不良存储器地址的比较，选择所述存储器单元中的一个；栅极阵列，接受电源电位以及接地电位的供给，对与由所述选择电路选择的存储器单元对应的数据进行处理，其特征在于，所述多个熔丝断路器沿纵向配置在所述栅极阵列的附近，所述电源布线和所述接地布线沿着所述熔丝片的并列设置方向延伸，并包括：附加图案，与所述电源布线以及所述接地布线中的、离所述栅极阵列较远的一侧的布线等电位地连接，且避开所述熔丝露出窗；供给布线，将所述附加图案的电位向所述栅极阵列供给。